国産オンデバイスAI半導体で、ハードウェア性能は世界水準に近づきつつある一方、ソフトウェア開発環境の未整備が商用化の壁になっている。国内ファブレスやAIスタートアップが開発したニューラルネットワーク処理装置（NPU）は、演算性能や電力効率で競争力を示しているものの、SDKやコンパイラの完成度が十分でなく、PoC（概念実証）段階で採用に至らない例が続いている。

業界によると、家電やモビリティ、ロボット分野のセットメーカーが国産AIチップの導入を検討しても、開発環境の不足を理由に見送るケースが少なくない。顧客が自社のAIモデルをチップ向けに最適化し、実装するためのツールや開発フレームワークが不足しているためだ。

このため、セットメーカーの開発現場では、使い慣れない国産NPU向けの開発環境に対応するより、NVIDIAのCUDAを基盤とする海外製チップを採用した方が開発コストを抑えやすいとの判断が広がっている。国産チップは、性能を評価される前の段階で候補から外れる構図だ。

こうしたボトルネックの背景には、国内ファブレスの投資配分もある。限られた予算と人員がチップ設計に集中し、コンパイラやSDKといったソフトウェア開発が後回しになってきた。

毎秒演算性能（TOPS）などのハード指標の引き上げには成功しても、顧客の開発環境に接続するための対応は不十分だという。

技術面では、特にコンパイル工程が課題とされる。PyTorchで作成したAIモデルやOpen Neural Network Exchange（ONNX）形式のAIモデルを、NPU向けの低消費電力な機械語に変換する際、未対応の演算子があると、その処理がCPU側に回り、ボトルネックが生じる。

16ビット浮動小数点（FP16）モデルを8ビット整数（INT8）に圧縮する量子化では、精度低下が大きく、量産適用を断念するケースもあるという。マッピングの失敗や性能低下が起きても原因の追跡が難しい点も、採用の障壁になっている。

デバッグツールの不足も深刻だ。NVIDIAの「Nsight」やAppleの「Core ML SDK」のように、どのレイヤーでボトルネックが発生したかを可視化するプロファイラがなく、セットメーカーの開発者は不具合を手作業で切り分けるしかない。

こうした開発負担の大きさから、現場では国産チップの検証プロセスそのものに疲弊感を指摘する声も出ている。大規模言語モデル（LLM）やビジョントランスフォーマー、小規模言語モデル（SLM）など、モデルのトレンドが短い周期で変化する一方、国内NPUスタートアップのSDK更新が追いつかず、セットメーカー側では国産チップ採用を重荷とみる向きがある。

研究機関も同様の見方を示している。韓国電子通信研究院（ETRI）は、AI半導体のソフトウェア競争力に関する報告書で、AI半導体市場はディープラーニングフレームワークとチップの組み合わせごとに個別コンパイラの開発が求められる構造だと指摘した。

その上で、ソフトウェア人材が不足する国内ファブレスが汎用コンパイラやフレームワークの生態系を構築できなければ、NPUの性能が高くても量産や販売に結び付かない恐れがあると警告した。

韓国知能情報社会振興院（NIA）と科学技術政策研究院（STEPI）も、国産AI半導体が実質的な需要先の確保に苦戦している要因として、PoC段階での技術的互換性の問題とSDK不足を挙げた。国産NPUの成否は単一チップの演算仕様ではなく、ソフトウェア生態系の整備と、セットメーカーやデータセンターでの実証リファレンスの確保にかかっていると分析している。

AIインフラ企業のModularは、ハードウェア企業がAIソフトウェア構築に苦戦する背景として「組み合わせ爆発」を指摘する。半導体などのハードウェアが一段進化するたびに、ソフトウェア側はAIモデルの種類、量子化方式、バッチサイズ、フレームワークなど、膨大な組み合わせに対応しなければならないためだ。

ただ、数百人から数千人規模でエンジニアが不足するファブレスのソフトウェアチームは、目先の顧客対応に追われ、長期的なコンパイラ生態系の構築まで手が回らないという。

象徴的なのはNVIDIAだ。世界的な競争力の源泉はGPUの演算速度だけでなく、過去15～20年にわたり大学や研究機関に浸透してきたCUDAのドキュメント、SDK、カスタムカーネルの生態系にあるとの見方がある。開発者や企業にとっては、CUDA以外の新たなNPU向けSDKを習得すること自体が大きな機会費用になる。

業界関係者は「個別のファブレスがCUDAに匹敵する生態系を単独で構築するのは難しい。開発負担を分散でき、チップ供給側とセットメーカーが共同で活用できるプラットフォームが必要だ」と話した。