SK hynixは8月20日、次世代光インターコネクト技術「CPO（Co-Packaged Optics）」の発展方向をまとめた論文が、国際学術誌「Nature Electronics」に掲載されたと発表した。AIインフラの大規模化に伴って表面化している帯域幅の制約に対応し、今後の技術ロードマップを示したとしている。

同社によると、HBMはAIアクセラレーターのパッケージ内で生じるメモリ帯域の制約を補う技術として普及してきた。一方、数千規模のGPUとHBMを束ねる超大規模クラスターでは、システム間のデータ転送を妨げる「帯域幅の壁」が新たな制約として浮上している。演算性能が2年ごとに約3倍へ伸びるのに対し、帯域幅の伸びは1.4倍にとどまり、両者の差が広がっているという。

論文には、SK hynixのホン・スンフン氏と、米バージニア大学電気・コンピュータ工学科のイ・ギュサン教授が責任著者として参加した。米イリノイ大学アーバナ・シャンペーン校、南洋理工大学、マサチューセッツ工科大学、延世大学の研究者も共同研究に加わった。内容は、メモリ、パッケージング、光インターコネクトをどう融合させるかを、総合的な技術ロードマップとして体系化した点に特徴がある。

イ・ギュサン教授は、演算チップの性能が向上しても、チップ間のデータ移動能力が追随しなければシステム全体の性能は伸びないと指摘した。その上で、物理的な限界が見え始めた銅配線に代わる手段として、光配線への移行が最も有力な選択肢だと説明した。

ホン・スンフン氏はCPOについて、長い電気配線の代わりに光でチップ間通信を行うため、光トランシーバーをプロセッサと同一パッケージ内に実装する技術だと述べた。

研究チームは論文の中で、次世代AIインフラの実現に向けた目標として、ノード当たり100Tb/s超の帯域幅、1pJ/bit未満の消費エネルギー、10ns未満のチップ間遅延を提示した。あわせて、2Dパッケージングから2.5Dインターポーザー、3D異種集積へと進む技術経路と、商用化に向けた主要課題を整理した。

長期的には、光インターポーザーを介してメモリとプロセッサを直接接続する「オプティクス中心」のアーキテクチャも構想として示した。データ移動効率の最大化を狙う。

イ・ギュサン教授は、光インターコネクトが今後のAIインフラを支える中核的な接続技術として定着する可能性が高いと分析した。関連技術はすでに実験室の段階を越え、産業化の入り口に差しかかっているとも述べた。さらに、メモリ素子やコントローラー、光素子、パッケージを単一のシステムとして共同設計することが重要であり、その点でSK hynixとの協業には大きな意味があると強調した。

ホン・スンフン氏は、学界の知見と産業界の実務経験を結び付け、AIインフラの将来像を示した点に意義があるとコメントした。今後も顧客や産業エコシステムに実質的な価値をもたらすオープンな協力を継続・拡大していく方針を示した。