NVIDIAは27日、自社CPU「Vera」を次世代CPU・GPU開発向けのEDAワークフローに組み込み、半導体設計の効率を高める取り組みを進めていると発表した。CadenceとSynopsysの主要EDAアプリケーションを最適化し、一部ワークロードでは最大1.5倍の性能向上を確認したという。

CPUやGPU、AIシステムの高度化に伴い、先端チップの設計に必要な計算負荷は増している。チップが製造段階に至るまで、エンジニアは数年をかけて何千回もの反復検証を重ね、設計の修正と改良を進める。

GPUやAIが一部の処理を高速化してきた一方で、ロジックシミュレーションや形式検証といった主要なEDAワークロードは、依然としてCPU性能への依存度が高い。

NVIDIAは、次世代CPU・GPUの開発に使うEDAワークフロー全体でVera CPUを活用している。今回の検証対象には、Cadenceの形式検証プラットフォーム「Jasper」と、Synopsysの機能検証ソリューション「VCS」を含めた。

両アプリケーションについて、同一コア数の条件で比較した結果、一部ワークロードでは最大1.5倍の性能向上が得られたとしている。

Vera CPUは、88基のカスタムCPUコア「Olympus」、LPDDR5Xメモリサブシステム、第2世代のスケーラブル・コヒーレント・ファブリックで構成する。レイテンシーに敏感な処理と大規模な回帰テストが混在するワークロードを想定し、高いコア当たり性能とメモリ帯域を確保できるよう設計した。

NVIDIAは、処理速度の向上によって、エンジニアが同じ開発期間内により多くの設計案を検討でき、検証の効率化にもつながるとしている。

同社はCadence、Synopsysと連携し、アプリケーションのプロファイリングやソフトウェア最適化、システムレベルのチューニングを継続している。今後は次世代CPU「Rosa」でVeraを発展させるとともに、CPUロードマップ全体で主要EDAアプリケーションの最適化を進める方針だ。