半導体製造装置メーカーが、テストチップの開発・評価体制を強化している。プロセスの微細化が進み、量産ラインを止めて新たな装置や材料を検証するコストが一段と重くなったためだ。ファウンドリーやメモリーメーカーの間では、自社ラインでの評価を抑え、装置メーカーに事前検証済みのソリューションを求める動きが広がっている。

半導体製造を巡る力学も変わりつつある。従来は、チップメーカーが装置メーカーに仕様を示し、それに合わせて装置を開発・納入する構図が一般的だった。だが、2ナノ以下の先端プロセスでは、こうした従来型の手法では対応しにくくなっている。

EUV露光装置や先端の成膜・エッチング装置が稼働する量産ラインでは、新規装置や材料の評価に伴う損失負担が大きい。ウエハーロスや稼働率低下のリスクを抱えにくくなったチップメーカーは、装置メーカーに対し、あらかじめ性能を実証した提案を求め始めている。

Applied Materialsは、こうした変化を受けてテストチップ関連の体制と研究開発インフラへの投資を拡大している。半導体技術担当シニアバイスプレジデントのマイケル・チュジク氏は12日のメディアブリーフィングで、「当社にはテストチップ設計の専任人員がいる」と説明した。

同氏は「顧客製品と同じ寸法のテストチップを作り、新しいプロセス開発に活用している。テストチップ段階で検証を完了してこそ、顧客に信頼を示せる」と述べた。

Applied Materialsは米ニューヨーク州に「METAセンター」を構築し、EUV露光装置を活用できる環境を整えた。チュジク氏は「METAセンターによって、最新のEUVリソグラフィ能力を使い、実際の量産環境に近いテスト構造を作製できる」としている。

同社はこのほか、シリコンバレーのEPICセンターやKorea研究所を含むグローバル拠点でもインフラ投資を進めている。装置メーカーが自前でEUV級のテスト環境を整備すること自体、これまでとは異なる潮流といえる。

ファウンドリー各社も、装置メーカーとのテストチップ協業を本格化している。Samsung Electronicsは、2ナノ第2世代プロセスについて、今年下期の量産開始を目指して開発を進めている。

Samsung Electronicsは第4四半期の決算説明会で、「主要顧客と製品設計に向けたPPA評価とテストチップを通じた協業を並行して進めている。量産前段階での技術検証も計画通り進んでいる」と説明した。ファウンドリーが顧客だけでなく、装置メーカーともテストチップ段階から緊密に連携する流れが定着しつつある。

■採用獲得へテストチップ活用

テストチップの重要性が高まる背景には、3D構造の複雑化がある。3D NANDでは300層超の積層が進んでおり、Samsung Electronicsは過去に1000層までのロードマップを示したことがある。積層数が増えるほど、狭く深いホールのような高アスペクト比構造に薄膜を均一に成膜することが主要課題になる。

難しいのは、その均一性の検証自体に手間がかかる点だ。従来は透過型電子顕微鏡（TEM）による断面分析が主流で、ウエハーから微小なサンプルをイオンミリングで切り出して観察していた。ナノメートル単位の精度が求められるうえ、時間もかかる。

業界によると、この手法で分析できるサンプルは1日7個前後にとどまる。一方、専用のテストチップを使えば分析時間は約3分まで短縮でき、1日に数百サンプルを測定できるという。

量産立ち上げ時のプロセス調整を速められるため、歩留まり改善の前倒しにもつながる。装置メーカーがテストチップに力を入れるのは、最終的に顧客での装置採用を引き出す狙いがあるためだ。

微細化が進むほど、テストインフラを巡る競争は一段と激しくなりそうだ。2ナノ以下では量産ライン停止に伴う損失が急速に膨らむため、チップメーカーは装置メーカーに事前検証を求めざるを得ない。装置メーカーにとっても、自前のテストインフラを持たなければ受注競争で後れを取る恐れがあり、EUV級のテスト能力の確保が生存条件になりつつある。

チュジク氏は「テストチップ段階の後は、顧客の工場で評価用装置を稼働させたり、デモを進めたりする。最終的な目標は顧客のウエハーで装置を動かすことで、それが装置採用につながる」と強調した。そのうえで、「成果を測る指標は装置採用であり、テストチップはその目標に到達するための手段だ」と述べた。