Huaweiが、2031年までに1.4ナノ相当の先端チップの実現を目指す方針を打ち出した。Bloombergが25日に報じた。あわせて同社は、トランジスタの微細化に依存せず性能向上を図る新たな設計原理「タウ・スケーリング法則」も公表した。

Bloombergによると、Huaweiは上海の半導体シンポジウムで、今後5年以内に業界トップ水準の半導体を開発する考えを示した。ただ、これを裏付ける第三者ベースの性能データは示されていないという。

タウ・スケーリング法則は、チップやコンピューティングシステム内部で信号やデータが移動する時間を短縮し、性能を高める考え方だ。Huaweiは、微細化が原子レベルに近づく中、半導体業界が拠りどころとしてきたムーアの法則だけでは性能向上に限界が見え始めているとの見方を示した。

Bloombergは、Huaweiが掲げた目標について、中国の足元の半導体製造力を踏まえると大きな挑戦になると伝えた。

市場では、中国の最先端半導体はおおむね7ナノ水準にとどまるとみられている。一方、先端チップ受託生産で世界最大のTSMCは、現在2ナノ技術を進めており、2028年に1.4ナノプロセスの量産を計画している。

米国の輸出規制により、中国企業は先端露光装置や重要な半導体技術へのアクセスを制限されている。このため、従来型の製造手法だけで最先端水準に到達するのは難しいとの見方が強い。

Huaweiは年末に投入するKirinスマートフォン向けチップに、「ロジックフォールディング」アーキテクチャを初めて採用する計画だ。同社によると、ロジックフォールディングを使うことでチップ内部の配線を減らし、大幅な性能向上が見込めるという。

さらに2030年までに、Ascendチップや、数百〜数千個のチップで構成する大規模AIクラスターにも同技術を適用する方針を示した。過去6年間で、タウ・スケーリング法則に基づくチップ381種類を設計・量産したことも明らかにした。