フィンランドの半導体計測スタートアップChipmetricsが、韓国市場での事業拡大を本格化した。3D NANDが300層超から1000層時代へ向かうなか、深く狭いホール内部の薄膜品質を精密に測る技術が歩留まりを左右する重要要素になっている。同社は、従来手法に比べて数百倍の処理速度をうたう計測技術を武器に、Samsung ElectronicsとSK hynixの量産ラインでの採用を狙う。

Chipmetricsは、「セミコン・コリア2026」に合わせてEUビジネスハブ・プログラムを通じて韓国を訪問した。ミッコ・ウトリアイネンCEOは「Samsung Electronicsはすでに1000層3D NANDを計画している」としたうえで、「積層数が増えるほど、深く狭いホール内の薄膜品質を精密に測定する技術が競争力の源泉になる」と語った。

3D NANDメモリは、セルを垂直方向に積み上げて容量を高める構造を採る。積層数はすでに300層を超え、次の焦点は1000層化に移りつつある。課題は、積層が進むほどホールがさらに深く、細くなる点だ。この比率はアスペクト比と呼ばれ、足元では120〜150程度に達している。ホール内部に薄膜を均一に形成できるかどうかが歩留まりを大きく左右するが、従来手法では精密な評価が難しいという。

同社の中核技術は、「Lateral HAR Test Structure」と呼ぶ高アスペクト比構造向けの評価手法だ。ウトリアイネンCEOによると、従来はウエハー断面を切断し、透過電子顕微鏡（TEM）で観察する方法が一般的だった。ただ、ナノメートル単位のわずかな傾きでも結果に影響し、測定の難度とコストが高い。1日に分析できるのは7サンプル程度にとどまるという。

これに対しChipmetricsの手法では、厚さ5マイクロメートルのメンブレンを剥離し、側壁に沿って各地点の薄膜厚を測定する。得られた膜厚のマッピングカーブを基に評価し、分析時間は約3分。1日当たり数百サンプルを処理できるとしている。ウトリアイネンCEOは「このテスト構造ではアスペクト比4万まで測定できる。極めて高いアスペクト比の構造でも成膜品質を検証できる」と強調した。

同氏はもう1つの強みとして、プロセスウィンドウを把握できる点を挙げた。「従来は薄膜があるかないかの確認にとどまりがちだったが、当社の手法ではカーブから成膜がどの位置で止まるかを正確に把握できる。現行プロセスが次世代製品に対応できるかどうかの見極めにもつながる」と説明した。

韓国市場での最終ターゲットは、Samsung ElectronicsとSK hynixをはじめとするデバイスメーカーだ。

既存の計測手法の限界について、フェン・ガオCTOは「均一性」と「被覆性」を挙げて説明した。両者は異なる概念で、均一性はウエハー全面で膜厚がそろっているかを示し、被覆性は3次元構造内部でどれだけ均一に膜が形成されているかを意味する。

現在、多くのファブでは平面上の均一性だけを見ているという。前駆体を切り替えても平面の膜厚が同じであれば工程を通すが、構造内部の被覆性は同じとは限らない。ガオCTOは「すべてを監視しているつもりでも、最終的にチップが動かないことがある」と指摘。「後工程で薄膜の問題が見つかっても、ALD工程自体は基準を満たしているため、原因の特定が難しい」と述べた。

こうした差は製品品質に直結する。ウトリアイネンCEOは「歩留まりが1％改善するだけで、デバイスメーカーには約1億ドルの価値が生まれる」と説明。そのうえで、「当社装置の価格帯は500万ドルで、その効果に比べれば5％未満に過ぎない」とアピールした。

Chipmetricsはすでに、Wonik IPSなど韓国のALD装置メーカーとの顧客関係を構築している。ただ、最終的な狙いはデバイスメーカーへの直接展開にある。ウトリアイネンCEOは「デバイスメーカーは1次サプライヤーを重視する傾向があり、情報共有にも慎重だ」としたうえで、「現在は研究機関や大学を通じた技術検証に力を入れている」と語った。