NVIDIAは26日（現地時間）、同社ブログで、半導体間接続技術「NVLink Fusion」に次世代高帯域幅メモリ（HBM）技術「NVHBM」を追加すると発表した。HBMベースダイに同社設計のコントローラーを統合し、メモリ帯域の拡大と消費電力の低減を狙う。

HBMは、DRAMを垂直に積層して高いデータ処理性能を実現するメモリ技術。NVIDIAはNVHBMについて、同社が標準仕様を策定し、主要メモリベンダーが検証したうえで供給する枠組みになると説明した。

NVHBMの特徴は、メモリコントローラーの配置を見直した点にある。従来のHBMでは、メモリ制御用コントローラーは演算チップであるXPUダイ側に搭載されていた。これに対しNVHBMでは、NVIDIAが設計したカスタムコントローラーをHBMベースダイに統合し、HBMの積層構造内に組み込む。

NVIDIAによると、この構成によりHBM4E比でメモリ帯域幅を最大30％高め、HBMの消費電力を15％削減できるという。さらに、これまでコントローラーが占有していた領域を演算回路に振り向けることで、XPUダイでは最大25％の面積を確保できるとしている。もっとも、これらの数値はいずれも同社公表値で、第三者による検証結果は示されていない。

NVIDIAは単一の標準仕様を策定し、複数のメモリベンダーが同一仕様のNVHBMを提供できるようにする。これにより、カスタムチップを開発する企業は、ベンダーごとに個別のメモリ統合や検証を進める負担を減らせるという。

同社は、この仕組みによってNVLink Fusionの採用企業がカスタムAIチップをより早く投入できるようになると説明する。メモリ側の制御仕様をNVIDIAの標準にそろえることで、チップ開発企業はメモリ実装の調整負担を軽減できるという考えだ。

NVLink Fusionは、外部企業が開発したXPUやCPUをNVIDIAのラックスケールプラットフォームに接続するための技術だ。採用企業はNVLinkチップレット、NVLink-C2C、NVLinkスイッチ、MGXシステム、ラックを利用できる。CPU協業企業やASIC設計企業、システムメーカーを含むエコシステムも併せて提供する。

NVHBMは、NVIDIAが将来の自社GPUに適用する技術と共通の基盤上で開発したという。今後はNVLink Fusionの顧客企業にも展開を広げる方針だ。

同社は、AIエージェントや1兆パラメータ級の処理が一般化するなか、AIインフラの性能は演算性能だけでは決まらないと指摘する。演算、メモリ、ストレージ、ネットワーク、ソフトウェアを単一システムとして一体設計する必要があるとしている。

こうした標準化の取り組みのなかで、Amazonの半導体設計子会社Annapurna LabsがNVHBMの協力企業として最初に参加する。Annapurna Labsは、NVLink Fusionを巡るNVIDIAとの協業の一環として、NVHBMとNVLinkのスケールアップ構成の両方を扱う。

Annapurna Labsのナフェア・ブシャラ副社長は「NVHBMは、高帯域幅メモリの性能と効率を引き上げる新しい構造的アプローチだ」としたうえで、「今回の技術協力が今後のAWSインフラ設計に役立つことを期待する」とコメントした。

Annapurna Labsは次世代自社チップ「Trainium4」からNVLink Fusionをサポートする。Amazon設計のチップとNVIDIAのGPUを同一ラック内で連携させる構成になる。

今回の協業は、AWSが先に明らかにしていたNVLink Fusion支援計画の延長線上にある。NVIDIAは、参加企業がXPU開発に経営資源を集中し、ネットワーク、ラックシステム、ソフトウェアについては検証済みの技術パッケージを活用できる枠組みだと説明している。