Tất cả bài viết Danh sách
Industry
AMD giới thiệu EPYC 9006 thế hệ 6, tối đa 256 nhân
AMD ra mắt dòng CPU máy chủ EPYC 9006 thế hệ 6 với tối đa 256 nhân, nhắm tới nhu cầu hạ tầng AI và đồng thời giới thiệu kiến trúc hạ tầng AI theo rack Helion cho trung tâm dữ liệu.
Industry
SK hynix điều chỉnh lộ trình chuyển sang DRAM thế hệ mới theo hiệu quả kinh tế
SK hynix cho biết sẽ cân nhắc thời điểm thương mại hóa DRAM thế hệ mới theo năng lực cung ứng và hiệu quả kinh tế, trong khi mở rộng HBM, SSD và kiến trúc bộ nhớ phân tầng để đón nhu cầu AI tăng mạnh.
AI & Enterprise
XCENA mang MX1 tới OCP Global Summit 2026, trình diễn bộ nhớ cho suy luận AI
XCENA giới thiệu tại OCP Global Summit 2026 hai bản demo suy luận AI trên nền tảng MX1 dựa trên CXL, gồm chia sẻ KV cache và tăng tốc tìm kiếm vector cho RAG.
-
AI & Enterprise
AMD mở rộng hợp tác với các công ty bán dẫn AI Hàn Quốc
-
AI & Enterprise
KAIST và Meta đề xuất kiến trúc trung tâm dữ liệu AI dựa trên CXL
-
Industry
Google thu hồi DDR4 từ máy chủ cũ để bổ sung cho hạ tầng AI
-
AI & Enterprise
KT nêu 3 hướng tối ưu trung tâm dữ liệu AI, nhấn vào CXL và modular data center
-
AI & Enterprise
Hàn Quốc thúc đẩy hạ tầng AI mở, tạo đà cho NPU nội địa
-
Industry
HBM chạm trần nguồn cung, cuộc đua bộ nhớ chuyển sang tối ưu khai thác
-
Telecommunications & Media
Nhà mạng Hàn Quốc chuyển cuộc đua AIDC sang năng lực vận hành
-
Industry
Điểm nghẽn của máy chủ AI chuyển sang khâu kiểm định eSSD
-
AI & Enterprise
MSIT bắt tay AMD mở rộng hệ sinh thái chip AI, đưa NPU do Hàn Quốc phát triển ra toàn cầu
-
AI & Enterprise
SoftBank, Meta tăng tốc với neocloud, thị trường đám mây AI nóng lên
-
AI & Enterprise
Meta phát triển Vistara giúp tái sử dụng RAM DDR4 từ máy chủ cũ
-
AI & Enterprise
IITP tăng đầu tư R&D vào bán dẫn AI, physical AI và 6G
-
AI & Enterprise
KAIST phát triển trình mô phỏng đánh giá hạ tầng LLM trước khi đầu tư máy chủ AI
-
AI & Enterprise
benchmark đầu tiên của Vera: bám sát AMD EPYC, vượt ở một số phép thử
-
Industry
DSP Hàn Quốc chuyển từ gia công thiết kế sang đồng kiến trúc chip AI