欧州の半導体研究機関imecは24日、次世代の強誘電体メモリに関する研究成果を発表した。低電圧で動作する強誘電体キャパシタと垂直積層トランジスタ構造を組み合わせ、既存のDRAMやNANDフラッシュの代替候補となる可能性を示した。研究段階ではあるものの、AI時代のメモリ需給逼迫を背景に注目を集めている。

TechRadarによると、imecは「2026 IEEE・JSAP VLSIテクノロジー・回路シンポジウム」で今回の成果を公表した。今後10年以内の新たなメモリ構造の商用化を早める可能性がある技術進展とみられている。

研究の柱は大きく2つある。1つは、低電圧で動作する強誘電体キャパシタだ。imecは、繰り返し書き込み時の耐久性を保ちながら、データ保持性能も確保できるとし、DRAM代替の可能性を示したとしている。

もう1つは、垂直積層トランジスタ構造だ。NANDフラッシュ並みの高集積化を目指しつつ、既存構造で課題となっていた消去特性の改善に向け、バックゲート修正技術を適用した。

背景には、AIデータセンターを中心に強まるメモリ需給の逼迫がある。TechRadarは、データセンターが2026年に世界のメモリ生産量の約70％を消費し、直近15年で最も強い供給圧力が続いていると伝えた。

影響は民生向けPCメモリにとどまらない。SSDに使われる高密度NANDフラッシュにも波及しており、供給不足と価格上昇圧力が強まっているという。

メモリメーカーも需給逼迫の長期化を見込む。Micronは、民生向けメモリ市場の正常化が2028年までずれ込む可能性があるとの見方を示していた。このためデータセンター業界では、既存メモリの増産と並行して、より高速で低コストな次世代メモリ技術の確保を急ぐ動きが強まっている。

強誘電体メモリそのものは新しい概念ではない。1952年に初めて提案されたが、長らく研究段階にとどまり、商用化には至らなかった。ただ、AIインフラ拡大に伴ってメモリ不足が深刻化する中、次世代メモリの有力候補として再び関心が高まっている。

imecのプログラムディレクター、マルテン・ロスムルン氏は「材料科学から先端3次元（3D）集積技術まで、幅広い研究力を結集し、メモリ技術が直面する差し迫った課題の解決に取り組んでいる」と述べた。さらに「AIとデータ集約型アプリケーションの急成長を支えるため、多様な次世代メモリ技術を研究している」と説明した。

imecが世界の主要半導体企業と幅広く連携している点も注目される。協力企業にはNVIDIA、ASML、TSMCのほか、Samsung Electronics、Intel、Micron、Qualcomm、AMD、Appleなどが含まれる。今回の研究成果が商用化につながれば、グローバル半導体企業やAIデータセンター全体に波及する可能性がある。

もっとも、実用化にはなお時間を要する見通しだ。imecも、今回の研究は概念実証（PoC）の段階にあり、解決すべき技術課題が残っていると認めている。

業界では、短期的にメモリ供給不足を解消する技術とみるのは難しいとの見方がある一方、AI時代の需要拡大がDRAMとNANDフラッシュ中心だった技術ロードマップの見直しを促し始めている点で、意味のある前進と受け止められている。

今後の焦点は、強誘電体メモリが量産に必要な歩留まりとコスト競争力を確保し、次世代メモリ市場に定着できるかどうかにある。