Tất cả bài viết Danh sách
AI & Enterprise
KAIST phát triển chip AI tự tối ưu theo tốc độ biến thiên dữ liệu
KAIST giới thiệu memtransistor động lập trình PDM có thể tự điều chỉnh tốc độ phản hồi theo nhịp thay đổi của dữ liệu, giúp giảm sai số dự báo tới 40 lần và tiêu thụ ít điện hơn.
Industry
Startup Trung Quốc ra mắt dây chuyền bán dẫn 2D 8 inch, hướng tới mốc 5 nm không cần EUV
Startup bán dẫn Trung Quốc Yuanjiyuey công bố dây chuyền thử nghiệm 8 inch cho bán dẫn 2D, đánh dấu bước chuyển từ phòng thí nghiệm sang xác minh kỹ thuật và hướng tới mốc 5 nm không cần EUV vào 2029.
AI & Enterprise
KAIST phát triển cấu trúc giảm điện trở tiếp xúc cho bán dẫn 2 chiều
KAIST và Đại học Sungkyunkwann phát triển cấu trúc PtSe2 liền khối cho phép dòng điện đi qua tự nhiên giữa hai vùng vật liệu, qua đó giảm điện trở tiếp xúc và mở hướng cho bán dẫn AI, logic thế hệ mới.
-
AI & Enterprise
KAIST tự động hóa sàng lọc bán dẫn 2D để chế tạo transistor
-
Industry
Applied Materials công bố 6 hệ thống mới, phục vụ HBM và chiplet
-
Industry
imec công bố bộ nhớ sắt điện, nhắm thay thế DRAM và NAND flash
-
Industry
ASML bàn giao máy quang khắc High-NA EUV khoảng 400 triệu USD, Intel triển khai sớm nhất
-
Industry
Applied Materials ra mắt hai thiết bị mới cho chip AI 3D
-
Industry
EDA Trung Quốc tăng tốc theo Tau Scaling của Huawei, nhưng còn xa việc thương mại hóa
-
Industry
Huawei nhắm mốc chip 1,4 nm vào năm 2031, công bố “định luật tau scaling” mới
-
AI & Enterprise
KAIST chế tạo Ising machine bằng quy trình CMOS tiêu chuẩn
-
Industry
TSMC vạch lộ trình công nghệ đến 2029, hé lộ A13, A12 và N2U
-
AI & Enterprise
Từ bán dẫn đến AI tạo sinh, Định luật Moore vẫn là mốc tham chiếu
-
Industry
Bán dẫn 2D cỡ wafer tăng tốc gấp 1.000 lần
-
Industry
Applied Materials ra mắt 2 hệ thống lắng đọng cho node dưới 2 nm GAA
-
AI & Enterprise
ETRI phát triển DRAM “2T0C” không cần tụ điện
-
Industry
Cuộc đua foundry trong ngành bán dẫn chuyển sang đóng gói tiên tiến và chiplet
-
AI & Enterprise
Cognichip gọi vốn 60 triệu USD để phát triển AI cho thiết kế chip