Ngành bán dẫn đang bước vào một giai đoạn cạnh tranh mới khi trọng tâm dần chuyển từ thu nhỏ tiến trình sang đóng gói tiên tiến, công nghệ xếp chồng 2.5D/3D và kiến trúc chiplet. Khi giới hạn vật lý của quá trình thu nhỏ ngày càng rõ rệt, cuộc đua công nghệ không còn chỉ nằm ở một nút tiến trình, mà mở rộng sang toàn bộ chuỗi giá trị từ foundry, bộ nhớ, đóng gói đến IP và công cụ EDA.

Theo các nguồn tin trong ngành, các yêu cầu về hiệu năng, mức tiêu thụ điện và băng thông ngày càng khó đáp ứng chỉ bằng một tiến trình đơn lẻ. Để đạt đồng thời hiệu suất cao, điện năng thấp và băng thông lớn, các hãng buộc phải tối ưu đồng bộ giữa chip logic, bộ nhớ và công nghệ đóng gói tiên tiến. Trong bối cảnh đó, 2.5D với cấu trúc bố trí chip theo chiều ngang và 3D với cấu trúc xếp chồng theo chiều dọc đang trở thành hướng thiết kế chủ đạo. AI và máy chủ HPC cũng nổi lên là thị trường đầu tiên chứng kiến làn sóng chiplet tăng tốc.

Khi trọng tâm chuyển từ thu nhỏ sang hiệu quả ở cấp độ hệ thống, công nghệ đóng gói trở thành một điểm nóng mới. Năng lực kết nối chính xác giữa các die khác loại, trong đó có các công nghệ như 3D hybrid copper bonding, ngày càng được xem là yếu tố then chốt để tạo khác biệt.

Hai hãng bộ nhớ lớn cũng đang đi theo xu hướng này. SK hynix vừa mở rộng hợp tác với TSMC, vừa nhấn mạnh công nghệ đóng gói riêng dựa trên phương pháp MR-MUF cùng khả năng đảm bảo tỷ lệ thành phẩm trong sản xuất hàng loạt là lợi thế cốt lõi. Samsung Electronics cũng cho biết đang phát triển công nghệ 3D hybrid copper bonding, đồng thời phối hợp phát triển và sản xuất hàng loạt các dòng HBM theo cấu trúc xếp chồng 3D, trong đó base die đảm nhiệm logic còn core die đảm nhiệm bộ nhớ.

Xu hướng tái cấu trúc dựa trên chiplet không chỉ dừng ở chip logic và bộ nhớ mà còn lan sang bán dẫn công suất. Gần đây, tại hội nghị IEEE International Electron Devices Meeting 2025, nhóm Intel Foundry Technology Research đã lần đầu trình diễn công nghệ chiplet GaN trên wafer GaN-on-silicon 300 mm. Theo giới thiệu, đây là chiplet GaN mỏng nhất thế giới hiện nay, với nền silicon dày 19 micromet, tương đương khoảng 1/5 sợi tóc. Nhóm nghiên cứu cho biết đã đạt độ đồng đều ở mức đủ để hướng tới sản xuất hàng loạt trên wafer 300 mm.

Điểm đáng chú ý là Intel đã tích hợp mạch điều khiển số trên nền silicon lên phía trên chiplet GaN bằng một tiến trình duy nhất. Trước đây, transistor công suất và logic điều khiển số thường được tách thành các chip riêng, khiến tổn hao năng lượng khi truyền tín hiệu tăng lên và diện tích lắp ráp lớn hơn. Nhóm Intel Foundry cho biết đã xử lý bài toán này bằng cách triển khai đồng thời transistor GaN N-channel high-electron-mobility và transistor silicon P-channel metal-oxide-semiconductor cạnh nhau trên cùng một wafer.

Đóng gói, interconnect và IP trở thành mắt xích quyết định

Sự dịch chuyển này đi liền với các cuộc thảo luận về tái cấu trúc chuỗi giá trị. Khi tiến trình ngày càng thu nhỏ, nhu cầu nhân lực và chi phí thiết kế tăng mạnh, trong khi chỉ dựa vào IP do foundry cung cấp sẽ dần bộc lộ khoảng trống. Hiện nay, các IP giao tiếp tốc độ cao như PCI, USB hay HDMI gần như nằm trong tay một số ít nhà cung cấp chuyên biệt, khiến rào cản gia nhập thị trường ngày càng lớn.

Vì vậy, từ lựa chọn tiến trình foundry đến xây dựng hệ sinh thái IP, thư viện thiết kế và EDA, mọi khâu ngày càng phải vận hành đồng bộ như một hệ thống thống nhất. Samsung Electronics cho biết trong cuộc họp công bố kết quả kinh doanh rằng hãng đã xây dựng cơ chế cung cấp giải pháp một cửa, tích hợp từ thiết kế bán dẫn, tiến trình foundry, bộ nhớ đến đóng gói tiên tiến. Công ty cũng cho hay đang đồng thời làm việc với các khách hàng có nhu cầu về sản phẩm và thương mại hóa, đồng thời đánh giá mô hình kinh doanh turnkey có thể mang lại kết quả cụ thể trong trung và dài hạn.

Tầm quan trọng chiến lược của khâu sau sản xuất cũng đang tăng lên. SK hynix cho biết đang chuẩn bị một nhà máy đóng gói tiên tiến tại bang Indiana, Mỹ, nhằm củng cố năng lực sản xuất tích hợp trên phạm vi toàn cầu, bao gồm cả khâu trước và khâu sau. Doanh nghiệp này xem đóng gói, kiểm thử và quản lý chất lượng là những yếu tố then chốt quyết định tỷ lệ thành phẩm cũng như chi phí sản xuất. Theo đó, khâu sau vốn thường được thuê ngoài đang dần được nâng lên thành tài sản chiến lược.

Sau mốc 2 nm, năng lực kết nối hữu cơ giữa foundry, đóng gói, interconnect và IP trên cả chip logic lẫn bán dẫn công suất được dự báo sẽ trở thành tiêu chí cạnh tranh quan trọng. Một đại diện trong ngành nhận định, cạnh tranh xoay quanh nhu cầu hạ tầng AI sẽ diễn ra trên một mặt trận rộng hơn rất nhiều so với phạm vi của một nút tiến trình cụ thể.