芬兰半导体检测初创公司Chipmetrics正加快布局韩国市场。随着3D NAND堆叠层数从300层以上继续向1000层演进，深孔内部薄膜质量的精密检测正成为影响良率的关键环节。Chipmetrics表示，与传统方法相比，其方案检测效率可提升数百倍，目标是进入Samsung Electronics和SK hynix的量产供应链。

Semicon Korea 2026期间，Chipmetrics通过EU Business Hub项目来到韩国。Chipmetrics CEO Mikko Utriainen表示，Samsung Electronics已经在规划1000层3D NAND产品。随着堆叠层数持续提高，对深窄孔内部薄膜质量进行高精度检测的重要性也进一步上升，这将成为未来竞争力的重要组成部分。

3D NAND通过垂直堆叠存储单元提升容量，目前层数已超过300层，并正朝1000层推进。随着堆叠增加，孔洞会变得更深、更窄，结构纵横比随之上升，目前3D NAND的纵横比约为120至150。孔内薄膜能否实现均匀沉积，直接关系到良率表现，而传统手段在这类结构中的精密检测正面临挑战。

Chipmetrics的核心技术是“侧向高纵横比测试结构（Lateral HAR Test Structure）”。Mikko Utriainen介绍，传统方法通常需要切割晶圆截面，再通过透射电子显微镜（TEM）成像分析。即便是纳米级的轻微倾斜，也可能影响结果准确性，因此操作复杂、成本较高，单日最多只能分析7个样本。

相比之下，Chipmetrics采用了不同的测试结构。公司称，在将5微米厚薄膜剥离后，可沿侧壁测量不同位置的薄膜厚度，并据此生成厚度分布曲线。其单次分析时间约为3分钟，日处理量可达数百个样本。Mikko Utriainen表示，该测试结构最高可测量纵横比高达4万的样本，能够在接近“无限大”纵横比的结构中验证薄膜沉积质量。

在他看来，这项技术的另一项优势在于可用于评估“工艺窗口（Process Window）”。传统方法往往只能确认薄膜是否存在，而通过厚度分布曲线，则可以更准确地判断沉积在何处停止，并据此预测现有工艺能否适用于下一代产品。

瞄准韩国供应链

Chipmetrics认为，现有检测手段正接近极限。Chipmetrics CTO Feng Gao以均匀性（Uniformity）和覆盖性（Conformality）为例指出，两者并不是同一概念。前者指晶圆平面范围内的厚度一致性，后者则是指三维结构内部薄膜分布的均匀程度。

Feng Gao表示，目前多数晶圆厂主要检测的是平面均匀性。即便更换前驱体（Precursor），只要平面厚度一致，工艺往往就会被判定为合格，但覆盖性可能已经发生变化。行业中经常出现的情况是，企业以为相关指标已得到监控，但芯片最终仍无法正常工作；等到最后工序才发现薄膜存在问题，而由于ALD环节此前已被判定通过，问题根源反而更难追溯。

这种差异最终会反映在产品质量上。Mikko Utriainen表示，良率每提升1%，对器件制造商而言可带来约1亿美元的价值增量；相比之下，其设备售价约为500万美元，不足良率改善价值的5%。

目前，Chipmetrics已与韩国部分ALD设备企业建立客户关系，其中包括Wonik IPS等。公司最终目标仍是打入器件制造商供应链。Mikko Utriainen表示，头部客户通常倾向于选择一级供应商，且不愿共享相关信息，因此公司现阶段更聚焦于通过研究机构和高校推进技术验证。