TSMC 추격 나선 삼성, 차세대 '5nm 파운드리' 경쟁서 승기 잡나
TSMC 추격 나선 삼성, 차세대 '5nm 파운드리' 경쟁서 승기 잡나
  • 양대규 기자
  • 승인 2020.01.09 09:35
  • 댓글 0
이 기사를 공유합니다

7nm 이하 파운드리 '니즈' 많아지고 있어
7nm 파운드리 주도권은 'TSMC'에게
삼성전자, TSMC와 5nm 이하 공정 격차 줄여
삼성전자, GAA 기술로 3nm 공정 기술 리더십 갖춰

[디지털투데이 양대규 기자] 삼성전자 파운드리가 지난해 말부터 7nm(1nm=10억분의1m) 제품의 양산에 본격 돌입하면서 세계 1위 파운드리 업체인 대만 TSMC를 추격하고 있다. 특히 올해부터는 파운드리 기술의 중심이 5nm 공정 양산과 3nm 미만의 초미세 공정 개발로 이동하고 있어 삼성이 TSMC와 격차를 얼마나 좁힐 수 있지 주목된다.

9일 업계에 따르면 파운드리 산업 전체에서 TSMC의 생산력은 삼성전자 파운드리를 크게 앞서고 있지만, 두 회사의 7nm 이하 초미세 공정 기술력은 비슷한 수준이다. 심지어 삼성전자가 지난해부터 본격적인 투자를 단행하고 있는 비메모리 반도체 일부 공정에서는 삼성이 TSMC보다 앞서고 있는 것으로 평가받고 있다.

삼성전자 화성 파운드리 공장(사진=삼성전자)
삼성전자 화성 파운드리 공장(사진=삼성전자)

 

7nm 이하 파운드리 '니즈' 많아지고 있어

최근 퀄컴, 삼성전자, 애플, IBM, AMD 등의 최신 스마트폰과 PC용 고성능 부품들이 7nm급으로 생산되면서 전 세계적으로 파운드리의 중요성이 커지고 있다. 또한 파운드리 시장은 사물인터넷(IoT), 인공지능(AI), 자율주행 등의 ICT 시장이 크게 성장하면서 니즈가 증가하고 있다.

이들 업체가 미세 공정을 찾는 이유는 회로의 선폭 크기를 작게 할수록 똑같은 크기의 웨이퍼에서 더 많은 반도체를 만들 수 있기 때문이다. 또한 생산성은 높아지고 가격은 저렴해진다. 비슷한 성능에도 전력 효율을 크게 향상할 수 있다. 최근 고성능, 저전력의 반도체 시장 트렌드에 필수적인 요소다.

최근 양사의 기술은 7nm 양산을 넘어 5nm 양산을 앞두고 있다. 업계는 7nm 양산을 먼저 시작한 TSMC가 5nm 양산에 유리할 것으로 보고 있다. 실제로 EUV 도입은 삼성전자가 빨랐으나 순수 파운드리 기업으로 오랫동안 업계 1위를 지킨 TSMC가 앞선 생산 노하우로 7nm 시장의 리더십을 지켰다.

앞서 아레테 리서치의 선임 분석가인 짐 폰타넬리는 "TSMC는 EUV 팩을 확실히 주도하고 있다"고 말했다. 폰타넬리는 "중요한 문제는 웨이퍼 양”이라며, “삼성은 휴대폰 AP에 대해 내부 볼륨이 보장돼 있지만, 주요 고객인 퀄컴을 비롯한 제한된 고객 수준을 가졌다"고 지적했다. 삼성전자의 양산 규모가 TSMC에 못 미친다는 뜻이다.

TSMC는 2018년부터 애플, 하이실리콘, 퀄컴, 엔비디아, AMD, 자일링스 등 대형 고객사로부터 지난해 100여 개의 7nm 칩 주문을 수주했다. 하반기에는 그 양이 더욱 늘어난 것으로 알려졌다.

7nm 이하의 미세공정을 위해서는 ASML의 EUV(극자외선) 노광장비가 필요하다.(이미지=양대규 기자)
7nm 이하의 미세공정을 위해서는 ASML의 EUV(극자외선) 노광장비가 필요하다.(이미지=양대규 기자)

 

삼성전자, TSMC와 5nm 이하 공정 격차 줄여

전문가들은 5nm 공정에서는 양사의 격차가 더욱 줄어들 것으로 보며, 3nm 공정에서는 삼성전자가 높은 미세화 공정 기술력을 바탕으로 TSMC보다 양산화를 앞설 가능성도 있다고 보고 있다. 전체 파운드리 시장에서 삼성전자가 순수 파운드리 기업인 TSMC보다 더 많은 캐파를 가져가지는 않겠지만 초미세 공정에서는 리더십을 가져갈 가능성도 있다는 것이다.

실제로 삼성전자는 지난해 10월 영국의 반도체 설계회사인 Arm과 5nm 파운드리를 이용한 차세대 CPU 생산을 위해 손을 잡았다. 삼성전와 Arm은 시놉시스와 함께 다양한 용도의 차세대 5nm Arm '헤라클레스 SoC'(시스템온칩)의 빠른 양산을 위해 설계, 도구, 플랫폼 등을 제공하기로 협력했다.

톰스하드웨어에 따르면, 이 솔루션은 삼성전자 파운드리 5nm 공정인 5LPE(Low Power Early) 공정 기술로 생산할 계획이다. 시놉시스의 ‘AI 강화 클라우드 지원’ 퓨전 디자인 플랫폼과 퀵스타트 구현 키트, Arm 아티잔 피지컬 IP와 Arm POP IP 등이 헤라클레스 CPU 개발에 사용된다.

삼성전자는 지난해 4월 5nm 공정을 개발했다. 삼성전자의 5nm 공정은 셀 설계 최적화를 통해, 기존 7nm 공정 대비 로직 면적을 25% 줄일 수 있으며, 20% 향상된 전력 효율 또는 10% 향상된 성능을 제공한다. 또한 7nm 공정에 적용된 설계를 활용할 수 있다.

5nm 공정 양산을 위해 삼성전자가 Arm과 손을 잡았다면, TSMC는 애플과 손을 잡았다. 업계에 따르면 TSMC 5nm 캐파의 3분의 2가 애플의 AMC SoC 개발을 위해 예약된 것으로 알려졌다. 이는 '아이폰 12' 모델에 탑재될 것으로 예상된다.

EE타임즈에 따르면 TSMC는 지난해 3월 5nm 공정의 리스크(위험) 생산을 시작했다. TSMC의 5nm 기술은 현재 양산 중인 7nm 공정 제품보다 밀도가 80% 더 높으며 속도는 15%, 전력 효율은 30% 더 좋다. 또한 새로운 eLVT 트랜지스터를 사용하면 속도 상승이 25%까지 가능하다.

TSMC의 파운드리(사진=TSMC)

 

삼성전자, GAA 기술로 3nm 공정 기술 리더십 갖춰

3nm 공정에서는 삼성전자가 반도체 미세화 한계를 극복할 수 있는 차세대 기술인 GAA(Gate-All-Around)를 개발해 파운드리 업계의 주목을 받고 있다. 이 기술은 최근 공정 개발을 완료한 5nm 공정보다 면적을 35% 줄이고 소비전력을 50% 감소시키며 처리 속도를 30% 향상시킬 수 있다.

삼성전자의 GAA 기술은 TSMC보다 1년 이상 앞서 있는 것으로 알려졌다. 이에 지난 2일 이재용 삼성전자 부회장이 화성사업장 내에 있는 반도체연구소를 찾아 3nm 공정기술에 대해 직접 보고를 받았다.

삼성전자는 이재용 부회장이 새해 첫 경영 행보를 반도체 개발 현장에서 시작한 것은 메모리에 이어 시스템 반도체 분야에서도 세계 1위가 되겠다는 비전을 다시 한번 임직원과 공유하며 목표달성 의지를 다진 것이라고 설명했다.

TSMC는 3nm 연구 개발을 위한 R&D 센터를 구축하고 있다. 해당 센터는 올해 말 완공 예정이며 8000개의 일자리를 추가할 계획이다.

현재 전 세계 반도체 업계에서 3nm 파운드리 생산 기술 개발을 발표한 것은 TSMC와 삼성전자, 두 기업이 전부다. 또한 7nm 이하의 생산 공정도 두 회사만 보유하고 있다.

네이버 뉴스 스탠드에서 디지털투데이를 만나보세요.
디지털투데이 뉴스스탠드 바로가기 - MY 뉴스 설정
관련기사

  • 서울시 강남구 역삼로25길 46, 3층(역삼동) (주)디지털투데이
  • 대표전화 : (02)786-1104
  • 팩스 : (02)6280-1104
  • 청소년보호책임자 : 김효정
  • 제호 : 디지털투데이 (DigitalToday)
  • 등록번호 : 서울 아 00926
  • 등록일 : 2009-08-03
  • 발행일 : 2007-05-09
  • 발행인 : 김철균
  • 편집인 : 장윤옥
  • 편집국장 : 한민옥
  • 디지털투데이 (DigitalToday) 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2020 디지털투데이 (DigitalToday). All rights reserved. mail to d-today@d-today.co.kr
ND소프트
인터넷신문위원회