[디지털투데이 양대규 기자] 대만의 파운드리 업체 TSMC의 이사회가 66억 1840만 달러(약 7조 7000억 원)에 대한 자본지출을 승인했다. 여기에는 팹 건설과 팹 설비 설치, 고급 기술 캐파(Capacity) 설치와 고급 포장 캐파 업그레이드, 전문 기술 캐파 설치, 내년 1분기 R&D 자본 투자와 지출 등이 포함된다.
지난 12일 열린 이사회에서 TSMC는 이 같은 결정을 발표하며, 일본에 완전 소유의 자회사 설립 계획도 발표했다. TSMC는 “고객에게 엔지니어링 서비스 지원을 제공하기 위한 당사의 설계 서비스 센터를 확장하기 위해”라며, 자회사 설립을 위한 투자를 승인했다.
13일 디지타임즈는 TSMC의 CC웨이 사장의 말을 인용해, “TSMC는 5nm 공정 기술을 리스크 생산 단계로 전환했다”며, “이 프로세스는 EUV를 광범위하게 채택하고 있으며 2020년 상반기에 대량생산을 위한 궤도에 진입하고 있다”고 보도했다.
웨이 사장은 “TSMC의 7nm 공정은 2년차 상용화에 들어갔다”며, “TSMC는 모바일, HPC, IoT 기기 등 다양한 분야에서 공정 수요가 발생함에 따라 올해 전체 웨이퍼 매출의 25% 이상을 7nm 공정기술이 차지할 것으로 전망하고 있으며, 이 비율은 2020년에 더욱 증가할 것으로 전망하고 있다”고 말했다.
SNS 기사보내기
관련기사
- 삼성전자, 비메모리 육성한다며 '프로세서' 연구는 포기?
- 삼성전자 '반도체' 영업이익 3조 …”시설 투자 반도체에 집중 ”
- 미디어텍, 내년 TSMC 6nm 공정으로 5G SoC 생산
- "TSMC, EUV 공정 리드…삼성 파운드리 고객 제한적"
- ASML, 3분기 EUV 주문 총 23건...'최대 실적'
- Arm, 삼성전자 5nm 파운드리로 차세대 CPU 생산
- TSMC, 7nm 주문 폭주 ‘공급 부족’…삼성 파운드리 ‘반사이익’ 기대
- 日 ‘수출규제’ 지속, 韓 “소재·부품 등 R&D 예산 대폭 확대할 것”
- 퀄컴 스냅드래곤 875, TSMC 5nm 공정으로 제조한다
- 3분기 전 세계 실리콘 웨이퍼 출하량↓…”4분기 연속 하락세”
- 마우저, '목적있는 시제품 제작' 발간...엔지니어들의 노하우 공개
- TSMC, 도쿄대와 첨단 반도체 기술 협력
- 삼성 파운드리, TSMC 추격 나선다...퀄컴 차세대 AP ‘생산 경쟁’
- TSMC 추격 나선 삼성, 차세대 '5nm 파운드리' 경쟁서 승기 잡나
- 삼성 이재용, 화성 V1 라인 방문…'시스템 반도체 1위의 꿈'