JEDEC nâng giới hạn độ dày gói HBM4 từ 720 lên khoảng 775 micromet đang làm thay đổi tính toán công nghệ trong ngành bộ nhớ. Động thái này giúp Samsung Electronics và SK hynix có thêm dư địa duy trì các quy trình đóng gói hiện tại, đồng thời khiến lộ trình đưa hybrid bonding vào sản xuất đại trà chậm lại.

Trước khi tiêu chuẩn được điều chỉnh, mục tiêu giữ độ dày gói HBM4 ở mức 720 micromet buộc các hãng phải mài die DRAM xuống mức rất mỏng trong quá trình xếp chồng 16 lớp, điều được đánh giá là gần như khó khả thi với công nghệ hiện nay. Vì vậy, thị trường từng xem hybrid bonding là hướng đi gần như bắt buộc ngay từ HBM4.

Tuy nhiên, nhận định này thay đổi sau khi các thành viên JEDEC như Samsung Electronics, SK hynix, Micron, Nvidia và AMD thống nhất nâng trần độ dày gói HBM. Phần dư thêm khoảng 55 micromet đã mở lại dư địa cho các phương án xếp chồng dựa trên bump.

Điều đó đồng nghĩa các hãng có thể tiếp tục hướng tới cấu trúc 16 lớp mà chưa cần loại bỏ bump. Các yêu cầu cốt lõi của HBM4 về băng thông và dung lượng không thay đổi, nhưng cách tiếp cận để đạt được các mục tiêu này đã trở nên linh hoạt hơn về mặt công nghệ đóng gói.

Theo tiêu chuẩn JESD270-4 do JEDEC công bố, HBM4 sử dụng giao diện 2.048 bit, tốc độ 8 Gb/s mỗi pin và băng thông tối đa 2 TB/s cho mỗi stack. Số kênh độc lập tăng từ 16 ở HBM3 lên 32, mỗi kênh gồm 2 pseudo-channel. Chuẩn này hỗ trợ xếp chồng từ 4 đến 16 lớp; với 16 die 32 Gb, dung lượng có thể đạt 64 GB mỗi stack.

Việc nới trần độ dày cũng khiến lộ trình hybrid bonding của Samsung Electronics và SK hynix tạm chậm lại.

HBM là cấu trúc xếp chồng DRAM theo chiều dọc. Trong cấu trúc này, các bump siêu nhỏ kết nối giữa các chip, còn vật liệu kết dính lấp đầy khoảng trống cũng chiếm một phần đáng kể trong tổng độ dày gói.

Hiện SK hynix sử dụng công nghệ Advanced MR-MUF, trong đó nhựa lỏng được bơm vào rồi đóng rắn. Samsung Electronics áp dụng TC-NCF, dùng keo dạng phim đặt giữa các chip trước khi ép bằng nhiệt và áp lực. Cả hai phương án đều làm gia tăng áp lực về độ dày khi số lớp tăng lên. Đây là lý do trước đó thị trường cho rằng, để đạt cấu trúc 16 lớp trong giới hạn 720 micromet, các hãng gần như không còn nhiều lựa chọn ngoài việc chuyển sang công nghệ không dùng bump.

Dù vậy, hybrid bonding - phương án từng được xem là gần như duy nhất - cũng không dễ triển khai. Công nghệ này loại bỏ bump, ghép trực tiếp đồng và lớp cách điện trên bề mặt chip, từ đó giúp giảm độ dày, cải thiện khả năng tản nhiệt và hiệu suất năng lượng. Tuy nhiên, hybrid bonding đòi hỏi khoản đầu tư lớn cho dây chuyền chuyên biệt, đồng thời chịu tác động mạnh từ các biến số như độ phẳng bề mặt và mức độ kiểm soát môi trường siêu sạch, những yếu tố ảnh hưởng trực tiếp đến tỷ lệ thành phẩm.

Khi có thêm 55 micromet, khả năng triển khai cấu trúc 16 lớp bằng các quy trình dựa trên bump được mở lại. Vì vậy, xu hướng hiện nay là lùi thời điểm áp dụng hybrid bonding sang HBM4E hoặc muộn hơn.

Hai hãng vì thế bắt đầu có sự phân hóa chiến lược. SK hynix được cho là nghiêng về phương án mở rộng MR-MUF - công nghệ đã được kiểm chứng - lên 16 lớp để duy trì tỷ lệ thành phẩm ổn định, đồng thời trì hoãn đầu tư thiết bị chuyên dụng cho hybrid bonding và ưu tiên nguồn cung theo hướng tối ưu lợi nhuận. Trong khi đó, Samsung Electronics từng xem việc triển khai sớm hybrid bonding là một lợi thế để giành lại vị thế dẫn dắt công nghệ. Tuy nhiên, sau khi tiêu chuẩn được nới, động lực từ phía khách hàng đối với một công nghệ mới, đắt đỏ và rủi ro hơn cũng suy giảm, trở thành một biến số mới với hãng.

Tác động đã bắt đầu xuất hiện trong chuỗi cung ứng. Các đơn hàng thiết bị mới dành cho hybrid bonding đang bị lùi lại, trong khi đơn hàng cho những công đoạn hiện tại và khâu kiểm tra được đẩy lên sớm hơn. Ngày 23/7, UniTest cho biết đã ký hợp đồng cung cấp wafer tester HBM4 cho SK hynix trị giá 22,68 tỷ won, tương đương 20,58% doanh thu hợp nhất gần nhất (110,195 tỷ won).

Hợp đồng có thời hạn từ ngày 23/7/2026 đến 8/10/2026, tức chưa đầy 3 tháng. Đây là hợp đồng chắc chắn, không kèm điều kiện. Điều khoản thanh toán gồm 90% sau khi thiết bị được đưa vào nhà máy và 10% sau khi hoàn tất thiết lập. Năm ngoái, UniTest ghi nhận doanh thu 110,2 tỷ won và lỗ hoạt động 21,1 tỷ won. Doanh nghiệp này cũng đã có tiền lệ thực hiện các hợp đồng cùng loại với SK hynix trong ba năm gần đây.

Dù vậy, dư địa có thêm từ việc nới chuẩn độ dày được cho là sẽ không kéo dài. Khi ngành vượt ngưỡng 16 lớp và bước vào giai đoạn HBM tùy biến với số lượng chân I/O tăng mạnh, yêu cầu về truyền tín hiệu và tản nhiệt sẽ lại tiến gần giới hạn kỹ thuật. Giới chuyên môn dự báo trong lúc thương mại hóa HBM4 bằng cách nâng cấp các công nghệ bonding hiện có, Samsung Electronics và SK hynix vẫn sẽ song song dồn nguồn lực để nâng tỷ lệ thành phẩm của hybrid bonding, hướng tới HBM4E.

Một nguồn tin trong ngành nhận định: “Đây là giai đoạn phải đồng thời theo đuổi cả hai mặt trận phát triển HBM4 và HBM4E.”