Samsung Electronics ngày 1/7 cho biết sẽ mở rộng hợp tác với các đối tác trong và ngoài Hàn Quốc nhằm phát triển hệ sinh thái chip AI. Tại trụ sở ở Seocho, Seoul, công ty tổ chức SAFE Forum 2026 và công bố chiến lược foundry thế hệ mới, trong đó có lộ trình quy trình 2 nm và công nghệ SRAM.

Theo Samsung Electronics, SAFE Forum 2026 thu hút khoảng 400 đại diện khách hàng và đối tác. Doanh nghiệp trong 5 lĩnh vực, gồm EDA và IP bán dẫn phục vụ rút ngắn thời gian thiết kế mạch, đã tham gia 21 gian hàng để giới thiệu các giải pháp hỗ trợ khách hàng foundry của hãng.

Tại diễn đàn, Rebellion - công ty fabless AI - và Siemens EDA đã chia sẻ các ví dụ ứng dụng quy trình foundry của Samsung Electronics trong phát triển chip, cùng phương án hỗ trợ thiết kế chip 2.5D/3D.

Trong bài phát biểu chính, ông Shin Jong-shin, người đứng đầu bộ phận phát triển Design Platform của mảng foundry của Samsung Electronics, cho biết công ty sẽ tiếp tục nâng năng lực đáp ứng nhu cầu AI, đồng thời tăng cường trao đổi với khách hàng và đối tác thông qua SAFE Forum.

Ông cũng cho biết Samsung Electronics đang mở rộng hợp tác với các khách hàng AI và HPC toàn cầu, đồng thời tăng cường làm việc với các doanh nghiệp bán dẫn hệ thống trong nước. Mục tiêu của hãng là không chỉ cung cấp dịch vụ sản xuất foundry, mà còn đóng vai trò hạt nhân trong hệ sinh thái bán dẫn hệ thống nội địa.

Ông Park Sung-hyun, CEO của Rebellion, cho biết công ty đã phát triển NPU Rebel100 trên quy trình 4 nm của Samsung Electronics cùng các công nghệ đóng gói tiên tiến. Theo ông, hai bên sẽ tiếp tục hợp tác trong lĩnh vực chip AI và sovereign AI.

NPU là bộ xử lý mạng nơ-ron chuyên dụng cho AI. Bà Jean-Marie Brunet, Phó chủ tịch cấp cao của Siemens EDA, nhận định việc tích hợp chip 2.5D/3D đòi hỏi năng lực hỗ trợ toàn diện, từ tỷ lệ thành phẩm, xác minh thiết kế, độ tin cậy đến công nghệ đóng gói.

Bà cho biết Siemens EDA sẽ hỗ trợ khách hàng rút ngắn thời gian hiện thực hóa chip AI và HPC bằng cách tận dụng các quy trình tiên tiến của Samsung.

Samsung Electronics cũng công bố lộ trình đổi mới quy trình tối ưu cho chip AI. Trong đó, công ty nhấn mạnh chiến lược DTCO nhằm tối ưu đồng thời thiết kế và công nghệ quy trình để cải thiện điện năng, hiệu năng, diện tích, tỷ lệ thành phẩm và chi phí chế tạo.

Cùng với đó, hãng đưa ra kế hoạch tăng cường năng lực cạnh tranh của quy trình 2 nm thế hệ mới và công nghệ SRAM. Samsung Electronics cho biết lộ trình này được xây dựng để hỗ trợ phát triển các sản phẩm thế hệ mới theo yêu cầu của khách hàng chip AI.

SRAM là loại bộ nhớ bay hơi chỉ duy trì dữ liệu khi được cấp điện. Loại bộ nhớ này có tốc độ xử lý nhanh nhưng khó mở rộng lên dung lượng lớn.

Samsung Electronics cũng cho biết đang tham gia liên minh chuyển đổi AI trong sản xuất mang tên M.AX do Bộ Thương mại, Công nghiệp và Năng lượng Hàn Quốc thúc đẩy. Mục tiêu là phát triển chip AI on-device công suất thấp, hiệu năng cao cho các lĩnh vực ôtô, thiết bị gia dụng, robot và quốc phòng.

Ngoài ra, công ty đang triển khai chương trình MPW, cho phép sản xuất thử và kiểm chứng đồng thời nhiều mẫu bán dẫn trên cùng một wafer, qua đó giảm gánh nặng phát triển ban đầu cho các doanh nghiệp fabless trong nước.

Samsung Electronics đồng thời tham gia chương trình K-CHIPS do Bộ Thương mại, Công nghiệp và Năng lượng Hàn Quốc, Viện Kế hoạch và Đánh giá Công nghệ Công nghiệp Hàn Quốc và Hiệp hội Nghiên cứu Chất bán dẫn Hàn Quốc vận hành, nhằm hỗ trợ R&D bán dẫn thế hệ mới và đào tạo nhân lực.