SK hynix披露了面向下一代AI基础设施的CPO（Co-Packaged Optics，共封装光学）技术路线。公司20日表示，已与全球研究团队在国际学术期刊《Nature Electronics》发表相关论文，系统梳理光互连技术的演进方向。

SK hynix表示，HBM已在一定程度上缓解AI加速器封装内的内存带宽瓶颈。但随着由数千块GPU与HBM组成的超大规模集群不断扩张，系统间互连带宽开始成为新的制约因素，“带宽墙”问题日益突出。公司指出，算力大约每两年提升3倍，而带宽同期仅提升约1.4倍，二者差距仍在持续扩大。

论文由SK hynix团队负责人Seung-hoon Hong与弗吉尼亚大学电气与计算机工程系教授Kyu-sang Lee共同担任通讯作者。伊利诺伊大学厄巴纳-香槟分校、南洋理工大学、麻省理工学院和延世大学的研究人员也参与了这项联合研究。论文系统梳理了内存、先进封装与光互连融合发展的整体技术路线。

Kyu-sang Lee表示，即便计算芯片性能持续提升，如果芯片间数据传输能力无法同步跟进，系统整体性能仍将受到限制。在物理极限约束下，以光互连替代铜互连，被认为是最具前景的扩展方向之一。Seung-hoon Hong则解释称，CPO是将光收发器与处理器集成在同一封装内，使芯片间数据交换由长距离电互连转向光互连的技术方案。

研究团队在论文中提出了下一代AI基础设施的关键目标，包括单节点带宽达到100Tb/s以上、能耗低于1pJ/bit、芯片间时延低于10ns。在实现路径上，论文梳理了从2D封装到2.5D中介层、再到3D异构集成的演进方向，并提出商业化过程中需要解决的关键课题。

从长期看，研究团队设想通过采用光互连中介层，直接连接内存与处理器，构建“以光为中心”的架构，以进一步提升数据传输效率。

Kyu-sang Lee表示，光互连未来有望成为AI基础设施的核心连接技术，相关研究也正从实验室阶段迈向产业化初期。其强调，关键在于把内存器件、控制器、光器件和封装视为一个统一系统开展协同设计，而这也是与SK hynix合作的重要意义所在。

Seung-hoon Hong表示，此次成果连接了学术界的专业能力与产业界的一线经验，为AI基础设施未来发展方向提供了参考。未来，公司将继续扩大开放合作，为客户和产业生态带来更具实际价值的成果。