全球最大晶圆代工企业TSMC公布了至2029年的半导体工艺路线图，新增A13、A12和N2U等节点。除继续推进制程微缩外，公司也将竞争重心进一步扩展至先进封装和系统级集成能力。

据海外科技媒体Gigazine当地时间4月23日报道，TSMC此次对既有规划进行了部分调整，并公布了新的工艺布局。其中，原定于2026年量产的A16，将配合主要客户产品节奏，调整至2027年量产。

此次路线图的一大重点是A13。TSMC将其定位为A14的衍生版本，在设计规则不变的前提下，芯片面积可缩小约6%，以减少客户导入新节点时的大规模重新设计需求。A13计划于2029年量产，TSMC并将通过设计与制造协同优化，进一步提升性能和能效。

面向AI和高性能计算（HPC）市场，TSMC还发布了A12。该工艺采用背面供电技术，主要面向数据中心高性能芯片需求。TSMC预计，未来AI基础设施市场中，A16与A12将成为两条关键产品线。

2纳米家族的扩展节点N2U将于2028年进入量产。与N2P相比，N2U可带来3%至4%的性能提升，或在相同性能下将功耗降低8%至10%。同时，该节点兼容既有设计资产，有助于降低客户转换成本。

在此次发布中，TSMC还强调，除制程微缩外，先进封装将成为未来的重要增长引擎。2.5D封装技术CoWoS目前已用于大型AI芯片，TSMC计划到2028年将其扩展至最高14倍光罩尺寸，以集成更大规模的计算芯片与高带宽内存（HBM）；同时，公司计划于2029年推进40倍光罩尺寸的系统级晶圆技术SoW-X量产。

3D堆叠技术也在同步升级。TSMC表示，“A14-to-A14 SoIC”可将芯片间I/O密度提升至现有水平的约1.8倍。面向数据中心AI加速器的下一代光学技术“COUPE on substrate”计划于2026年量产。TSMC称，与基板上可拆卸光学模块相比，该技术可将能效提升至2倍，并将延迟降至原来的十分之一。

面向汽车及机器人相关应用，TSMC也在推进新一代工艺布局。基于nanosheet晶体管的车用工艺N2A，目标是在2028年完成认证。按TSMC披露的数据，N2A在相同功耗下的性能目标较N3A提升15%至20%，并将重点满足汽车级可靠性标准。

在显示驱动领域，TSMC此次还发布了N16HV。该节点将高电压技术扩展至FinFET世代。与N28HV相比，其栅极密度提升41%，功耗降低35%。TSMC表示，在视力矫正显示等应用中，该工艺可将芯片面积缩小40%，同时节省20%以上功耗，有望改善智能眼镜等产品的使用体验。

从整体路线图来看，TSMC此次采取了更明显的差异化布局：一方面，通过强调设计兼容性和导入便利性的A13、N2U，降低客户采用新节点的门槛；另一方面，则以A12、CoWoS、SoIC和SoW-X为代表，推动供电架构、先进封装和系统级集成创新。业界普遍认为，这显示出AI时代的半导体竞争，正从单纯的制程微缩，进一步转向封装、能效与大规模集成能力等多个维度。