Intel đang thúc đẩy Z Angle Memory (ZAM), công nghệ bộ nhớ xếp chồng theo chiều dọc được định vị như một lựa chọn thay thế cho bộ nhớ băng thông cao HBM, trong bối cảnh nhu cầu phần cứng AI tiếp tục tăng mạnh.

Theo TechRadar ngày 13/5, Intel dự kiến công bố ZAM thông qua một bài báo khoa học tại hội nghị VLSI sắp diễn ra. Khác với cách bố trí chip theo mặt phẳng truyền thống, ZAM sử dụng kiến trúc xếp chồng theo phương thẳng đứng nhằm tăng tốc độ truyền dữ liệu và giảm mức tiêu thụ điện.

Intel là bên tài trợ phát triển công nghệ này, trong khi Saimemory Corporation, công ty Nhật Bản có liên quan đến SoftBank, giữ vai trò dẫn dắt thương mại hóa. ZAM được dự báo sẽ cạnh tranh trực tiếp với HBM4, dòng bộ nhớ dự kiến được trang bị cho nền tảng AI thế hệ tiếp theo của Nvidia.

Theo thiết kế được công bố, một mô-đun ZAM gồm 9 lớp chức năng xếp chồng theo chiều dọc. Lớp trên cùng là một lớp điều khiển, bên dưới là 8 lớp DRAM. Mỗi lớp DRAM có dung lượng 1,125 GB; sau khi trừ phần dung lượng dành cho điều khiển, một mô-đun cung cấp khoảng 9 GB bộ nhớ. Intel cũng đã giảm độ dày lớp silicon phân tách giữa các die xuống còn khoảng 3 micromet để đạt thiết kế siêu mỏng.

Để bảo đảm kết nối ổn định trong cấu trúc xếp chồng mật độ cao, Intel phát triển quy trình fusion bonding riêng. Toàn bộ mô-đun được liên kết bằng ba lỗ xuyên silicon (TSV). Ở mỗi lớp còn có thêm 2-3 vòng kim loại kết nối với TSV nhằm tăng độ ổn định cho dòng điện và luồng dữ liệu. Theo Intel, cách tiếp cận này giúp duy trì độ chính xác và độ tin cậy ngay cả khi mật độ tích hợp tăng cao.

Về hiệu năng, các thông tin Saimemory từng công bố cho thấy ZAM có thể nhanh hơn HBM3 hiện nay khoảng 2-3 lần. Lấy mốc băng thông tiêu chuẩn 819 GBps của HBM3, tổng thông lượng của ZAM có thể đạt khoảng 2,5 TBps. Mức này được xem là tương đương hiệu năng của HBM4, dòng bộ nhớ dự kiến xuất hiện trên nền tảng Vera Rubin của Nvidia.

Dù vậy, ZAM vẫn còn nhiều rào cản trước khi bước vào giai đoạn thương mại hóa. Đến nay, nguyên mẫu vận hành thực tế của công nghệ này vẫn chưa được xác nhận qua các tổ chức thẩm định độc lập hoặc phòng thí nghiệm bên thứ ba. Đặc biệt, quy trình liên kết chính xác 8 lớp mà không phát sinh lỗi được đánh giá là bài toán kỹ thuật rất phức tạp và hiện chưa được kiểm chứng ở quy mô công nghiệp.

Ngoài thách thức về sản xuất, ZAM còn phải cạnh tranh với hệ sinh thái HBM4, vốn đã có chuỗi cung ứng toàn cầu và lộ trình sản xuất tương đối rõ ràng. Nếu không giành được sự chấp nhận rộng rãi từ toàn ngành, ZAM có thể gặp bất lợi trong cuộc đua tiêu chuẩn, dù sở hữu thông số kỹ thuật nổi bật. Vì vậy, phần trình bày tại hội nghị VLSI vào tháng 6 sẽ là cột mốc quan trọng để đánh giá liệu ZAM có thể vượt qua giai đoạn ý tưởng và trở thành một công nghệ thương mại thực tế hay không.