Kính, vật liệu đã được sử dụng từ hàng nghìn năm nay, đang nổi lên như một nền tảng mới của ngành bán dẫn AI. Theo MIT Technology Review ngày 13/3/2026, công nghệ đóng gói chip dựa trên đế kính được kỳ vọng sẽ giúp giảm áp lực điện năng tại các trung tâm dữ liệu AI, đồng thời tháo gỡ những giới hạn về hiệu năng tính toán.

Một trong những doanh nghiệp đi đầu là Absolics, công ty con của SKC tại Mỹ. Công ty đang chuẩn bị thương mại hóa các tấm đế kính chuyên dụng cho hệ thống tính toán thế hệ mới. Absolics đã hoàn tất nhà máy sản xuất đế kính cho chip AI tại Mỹ và dự kiến bắt đầu sản xuất quy mô nhỏ cho khách hàng ngay trong năm nay. Intel cũng đang nghiên cứu đưa đế kính vào thế hệ gói chip tiếp theo.

Về bản chất, công nghệ này sử dụng kính làm vật liệu nền để kết nối nhiều khuôn chip silicon trong cùng một gói. Khi xu hướng đóng gói chip kết hợp nhiều chip có chức năng khác nhau thành một hệ thống ngày càng phổ biến, hạn chế của đế hữu cơ hiện tại cũng bộc lộ rõ hơn. Loại đế này có thể bị cong vênh khi nhiệt phát sinh trong quá trình hoạt động tăng lên, kéo theo sai lệch trong căn chỉnh chip và làm giảm hiệu quả tản nhiệt.

Deepak Kulkarni, nhà nghiên cứu của AMD, cho biết khi khối lượng tính toán AI tăng mạnh, kích thước gói chip cũng lớn hơn, khiến vấn đề biến dạng đế ngày càng nghiêm trọng. Theo ông, đế kính được xem là phương án có thể khắc phục giới hạn cơ học này. Nhờ độ ổn định nhiệt cao và khả năng chịu nhiệt tốt hơn đế hiện có, kính có thể giúp tăng hiệu năng, cải thiện hiệu quả năng lượng và đồng thời thu nhỏ kích thước gói chip.

Hiện nay, hoạt động đóng gói bán dẫn vẫn phụ thuộc chủ yếu vào các loại đế hữu cơ như epoxy gia cường sợi thủy tinh. Rahul Manepalli, Phó chủ tịch phụ trách đóng gói tiên tiến của Intel, nhận định loại đế này đang chạm trần về khả năng điện và nhiệt. Trong khi đó, đế kính có thể tăng đáng kể mật độ kết nối trên cùng một diện tích, cho phép liên kết dày đặc hơn giữa các chip và tích hợp số lượng chip nhiều hơn tới 50% trong cùng kích thước gói.

Một lợi thế khác của kính là có thể được gia công với độ nhẵn bề mặt rất cao, qua đó giảm lỗi trong quy trình sản xuất bán dẫn. Theo công ty nghiên cứu IDTechEx, đế kính có thể tạo ra bề mặt mịn hơn tới 5.000 lần so với đế hữu cơ, giúp hạn chế các khuyết tật vi mô làm suy giảm hiệu năng chip. Ngoài ra, vật liệu này còn hỗ trợ triển khai truyền tín hiệu quang ngay bên trong đế, cho phép truyền dữ liệu với mức tiêu thụ điện năng thấp hơn nhiều so với dây đồng truyền thống.

Dù vậy, đế kính vẫn còn một số rào cản kỹ thuật. Với độ dày chỉ vài trăm micromet, vật liệu này dễ nứt vỡ hơn trong quá trình sản xuất. Intel cho biết nhóm nghiên cứu của hãng gần đây đã chế tạo một mẫu gói chip thử nghiệm sử dụng đế kính và mẫu thử này đã chạy được hệ điều hành.

Tiềm năng tăng trưởng của thị trường đế kính cũng đang thu hút sự chú ý. IDTechEx dự báo quy mô thị trường sẽ tăng từ khoảng 1 tỷ USD vào năm 2025 lên 4,4 tỷ USD vào năm 2036.

Công nghệ đế kính được khởi động từ năm 2009 tại Trung tâm Nghiên cứu Đóng gói Hệ thống 3D thuộc Viện Công nghệ Georgia, Mỹ. Sau đó, Absolics phối hợp với SKC xây dựng cơ sở sản xuất tại Covington, bang Georgia, vào năm 2024 và nhận tổng cộng 175 triệu USD hỗ trợ từ chương trình CHIPS for America của Chính phủ Mỹ.

Cuộc cạnh tranh quanh công nghệ này hiện cũng lan rộng nhanh trong ngành bán dẫn. Samsung Electronics, Samsung Electro-Mechanics và LG Innotek đang mở rộng hoạt động nghiên cứu và sản xuất thử nghiệm. Trong khi đó, doanh nghiệp linh kiện JNTC đang xây dựng cơ sở sản xuất tấm kính bán thành phẩm nhằm gia tăng hiện diện trong chuỗi cung ứng.

Theo giới chuyên môn, đế kính nhiều khả năng sẽ được ứng dụng trước tiên cho các chip hiệu năng cao phục vụ trung tâm dữ liệu AI. Nếu chi phí sản xuất tiếp tục giảm, công nghệ này sau đó có thể mở rộng sang laptop và thiết bị di động. Trong bối cảnh nhu cầu tính toán AI bùng nổ, giới quan sát đang theo dõi liệu kính có trở thành vật liệu chủ chốt của thế hệ điện toán tiếp theo hay không.