随着AI芯片尺寸不断增大，半导体封装正从传统的300mm圆形晶圆，逐步向大尺寸方形面板扩展，相关产线投资也已陆续启动。相较于晶圆，方形面板单次可处理的芯片数量可提升约5至6倍，面积利用率也有望从57%提高至87%。围绕这一工艺路线，面板级封装（PLP）已成为中国台湾和韩国企业加快布局的重点方向。

这一路线变化的核心在于面积利用效率。芯片最终以矩形切割，但晶圆本身为圆形，300mm（12英寸）晶圆边缘难免产生切割损耗。PLP则绕开了这一限制。与传统封装先在晶圆上形成布线层、再进行切割分片不同，PLP是将切割后的芯片重新排布到另一块基板上，再完成模封及重布线层（RDL）制作。

由于从一开始就采用有机或玻璃基板，并使用方形面板形态，PLP能够显著减少圆形晶圆边缘无法利用的面积损耗。以600×600mm方形面板为例，其单次处理芯片数量较晶圆可提升约5至6倍，面积利用率则可由57%升至87%。

Counterpoint Research数据显示，2026年6月，扇出型面板级封装（FOPLP）与玻璃基板相关市场规模预计将从2024年的6.5亿美元增至2030年的81亿美元以上。其中，AI与高性能计算（HPC）占比为45.6%。到2030年，面板级封装产能预计有84.8%将集中在中国台湾、日本和中国。

TSMC今年已启动面向方形面板路线的CoPoS试点产线。该公司2月在旗下Visera Yongdam工厂导入首台设备，6月完成产线搭建，并于上半年启动小批量试产。此后，相关产线将转移至Ziay AP7工厂，进入工艺验证阶段。

TSMC董事长C.C. Wei在4月业绩电话会上表示，面板级扇出封装距离量产仍需2至3年。DigiTimes报道称，量产时间点可能落在2028年底至2029年初，首个客户为Nvidia。其目标是在预计于2028年前后推出的Feynman架构中，将12颗第四代HBM与GPU Chiplet一并集成。

据业内消息，Samsung Electronics也正将2.5D封装研发重心从晶圆级封装（WLP）转向PLP。Samsung Electronics已从Samsung Electro-Mechanics接手PLP相关业务，并率先将其用于移动AP和电源管理芯片（PMIC）。SemiConductor Engineering称，可穿戴设备所用Exynos W920采用5nm EUV工艺，并使用了FOPLP。

与此同时，面板级产线建设也重新带动了封装设备需求。SemiConductor Engineering指出，新建一条FOPLP产线的成本至少在1亿至2亿美元之间，而且相关设备与现有300mm工艺并不兼容；若产线开工率偏低，投资回收将面临压力。另一方面，面板规格从400×500mm到650×650mm并不统一，设备需按不同规格重新适配，这也为后续新增设备采购留下了空间。

DigiTimes称，TSMC CoPoS首轮设备评估涉及约30家厂商，覆盖日本、美国、德国和中国台湾等地，涵盖光刻、电镀、研磨、检测等六大工序的完整链条。韩国设备厂商也将其视为订单窗口期。Hanwha Semitech于本月2日至4日在中国台湾台北举行的SEMICON Taiwan 2026上，首次公开展示600×600mm大尺寸FOPLP设备“SFM5 Square”实机，加快切入相关市场。

有业内人士表示，未来两到三年，既是中国台湾厂商通过试点产线打磨工艺的关键阶段，也是韩国设备企业证明其跨规格适配能力的重要窗口期。