Samsung Electronics正寻求以新技术路线重夺HBM主导权。面向2028年前后的通用市场，公司计划在现有HBM5路线之外，同步推进zHBM方案。与TSMC、SK hynix继续强化中介层架构不同，Samsung Electronics希望借助IDM一体化优势，推动逻辑芯片与存储芯片的垂直集成。

据产业链消息，Samsung Electronics正将HBM封装思路从“与AI加速器并排放置”转向“直接垂直堆叠在加速器上方”。公司近期已在FMS（Future of Memory and Storage）2026和2026半导体架构学术会议上公开zHBM概念模型。该方案取消用于横向连接逻辑与存储的中介层，使两颗芯片直接贴合。按照Samsung Electronics给出的目标，zHBM相较HBM4E可实现带宽提升230%、功耗下降70%，并可释放约100W功耗预算，用于提升加速器侧算力。

Samsung Electronics转向垂直堆叠，核心原因在于加速器封装侧向扩展空间已接近极限。中介层本质上是连接逻辑与存储的硅中间基板。随着AI加速器对带宽需求快速增长，若继续增加HBM颗粒数量，就必须同步扩大中介层面积；但一旦尺寸超过光刻设备单次曝光范围，良率便会受到影响，基板尺寸增大也更容易引发翘曲问题。

zHBM的思路是通过垂直布线缩短连接距离。原本需经中介层完成、长度以毫米计的连线，可缩短至数十微米以内。连线缩短后，用于驱动长距离I/O的电路需求随之下降，数据对齐和输出环节也可进一步简化，功耗节省主要来自这一部分。与此同时，Samsung Electronics还计划在HBM内部采用分散式多I/O通道设计，以进一步压缩数据传输路径。

晶圆级混合键合良率将决定商用速度

支撑上述结构的关键工艺是晶圆级混合键合。该技术以铜对铜直接键合替代微凸点，可大幅提高互连密度，并需要处理6微米以下的间距。Samsung Electronics计划叠加其在V-NAND堆叠和硅通孔（TSV）方面的经验，将多片DRAM晶圆与逻辑晶圆整合为单一结构。

从Samsung Electronics在Hot Chips 2026披露的路线图来看，第一阶段是在HBM最底部的base die采用自家4nm工艺，将原本位于加速器侧的内存控制器迁移至存储侧；在这一阶段，公司通过引入HPB，将峰值热量降低35%。第二阶段是在base die上进一步加入温度传感器和运算单元。到第三阶段，则将直接移除中介层。

在Samsung Electronics的存储路线图中，zHBM位于末端。公司当前的量产产品为HBM4，并已于2026年2月开始出货；HBM4E已在5月送样，目标于2027年量产。在保留中介层架构的前提下继续提升性能的HBM5，预计将在2028年前后接续推出。就目前而言，zHBM仍处于设计验证及与客户协同推进的概念验证（PoC）阶段，业内普遍预计其大规模量产时间点可能落在2028年至2029年。Mirae Asset Securities分析称：“zHBM以6微米以下间距的混合键合以及存储与SoC一体化设计为前提，具备相关内化能力的只有Samsung Electronics。”

不过，影响zHBM商用节奏的关键仍在散热和良率。若将存储直接堆叠在功耗高达700W至1000W的加速器上方，热量会直接传导至存储层，而DRAM温度上升将缩短数据保持时间。与此同时，晶圆键合对亚微米级对准精度要求极高，堆叠层数越多，良率下滑速度也越快；一旦下方逻辑或上方存储任一层出现缺陷，整个封装都可能报废。对Samsung Electronics而言，尽快提升良率，同样关系到研发成本控制。