Intel正在公开一项有望替代高带宽内存（HBM）的新型垂直堆叠存储技术——Z Angle Memory（ZAM）。随着相关细节即将在VLSI会议论文中披露，这项技术也被外界视为可能对现有存储市场格局带来影响的新方案。

据科技媒体TechRadar报道，Intel计划通过即将发布的VLSI会议论文介绍ZAM技术。与传统的平面布局不同，ZAM采用垂直堆叠架构，目标是在提升数据传输速度的同时降低功耗。Intel为该技术研发提供支持，日本Saimemory Corporation则负责推动商业化。市场普遍认为，ZAM未来可能与面向Nvidia下一代AI平台的HBM4展开直接竞争。

从架构来看，ZAM采用9层垂直堆叠设计，包括顶部1层控制层和下方8层DRAM层。每层DRAM容量为1.125GB，扣除相关开销后，单个模块可提供约9GB容量。为实现更薄的封装设计，芯片之间用于分隔的硅基板厚度被压缩至约3微米。

为保证大规模垂直堆叠结构的连接稳定性，Intel还开发了自有的融合键合工艺。该方案通过3个贯穿整个模块的硅通孔（TSV）连接各层，并在每一层配置2至3个与TSV配合的金属环，以提升供电和数据传输稳定性。Intel表示，这一设计可在高密度堆叠结构下兼顾精度与可靠性。

在性能方面，ZAM被认为可能对下一代AI存储市场形成冲击。根据Saimemory此前披露的信息，ZAM的传输速度可达到现有HBM3的2至3倍。按HBM3标准带宽819GB/s计算，其总吞吐量最高可达约2.5TBps，性能被认为可与计划用于Nvidia Vera Rubin平台的HBM4相当。

不过，ZAM距离商业化落地仍面临多重挑战。报道称，截至目前，ZAM尚未通过独立评审机构或第三方测试实验室公开展示实际运行原型。尤其是8层结构在无缺陷条件下实现高精度键合的制造工艺，仍被视为业界尚未完成工业验证的高难度技术。因此，技术优势能否最终转化为市场成果，仍有待观察。

与此同时，已经建立起全球供应链和量产路线图的HBM4，在生态层面的竞争优势同样不容忽视。若ZAM难以获得更广泛的产业链支持和客户采用，即便在规格上具备领先性，也可能在标准竞争中处于不利位置。报道指出，6月举行的VLSI会议将成为关键观察节点，外界将借此判断Intel的ZAM能否从概念验证进一步走向可落地的商用技术。