[디지털투데이 고성현 기자] 퀄리타스반도체가 인공지능(AI), 차량용 자율주행 칩 등 반도체 초고속 인터커넥트 분야 설계자산(IP) 선두 기업 도약을 위한 로드맵을 공개했다.

김두호 퀄리타스반도체 대표는 13일 서울 여의도에서 열린 코스닥 시장 기업공개(IPO) 기자간담회에서 "고속 인터커넥트 분야는 데이터 처리량이 급증하는 산업에서 중요한 역할을 할 것"이라며 "이를 종합적으로 공급하는 토탈 인터커넥트 솔루션 프로바이더가 되겠다"고 말했다.

퀄리타스반도체는 지난 2017년 삼성전자 출신 공학박사들 중심으로 설립된 반도체 IP 전문기업이다. IP란 반도체 칩 설계를 위한 기능(블록)을 선행 개발한 것이다. 반도체 설계 전문(팹리스) 기업들이 시스템온칩(SoC) 등을 개발할 때 기간 단축과 비용 절감을 위해 주로 사용된다.

일례로 팹리스가 모바일 애플리케이션프로세서(AP)를 개발하려면 주력 기능인 CPU·GPU·통신 모뎀 외에도 100개가 넘는 부가 기능들의 설계가 필요하다. 팹리스에서 이같은 기능을 모두 개발하면 개발 비용과 기간이 천문학적으로 증가할 수밖에 없기에, 이미 개발된 IP로 나머지 기능을 채우는 식으로 대응하는 것이다. 이에 따라 반도체 IP기업은 '칩리스(Chipless)'라고 불리기도 한다. 이 분야의 대표적인 기업이 바로 Arm이다. 모바일 SoC인 AP 설계와 관련된 IP를 제공해 칩 개발을 돕는 역할을 한다.

퀄리타스반도체의 주력 분야는 초고속 인터페이스다. 국내 IP 업계 가운데 최대 규모 연구개발(R&D) 인력을 보유하고 있다. 초고속 인터페이스 IP는 SoC와 외부 컴포넌트 등 여러 장치 사이 데이터 이동을 가능케 하는 블록이다. 

반도체 IP 전문기업인 퀄리타스반도체는 지난 2017년 삼성전자 출신의 공학박사들을 중심으로 설립됐다. 국내 IP 업계 가운데 최대 규모의 연구개발(R&D) 인력을 보유하고 있으며, 특히 국내 초고속 인터페이스(Interface) IP 분야에서 독보적인 경쟁력을 갖추고 있다.

회사가 주력하는 분야는 서데스(SERDES), PCIe 물리계층(PHY), 디스플레이-PHY(D-PHY) 등 데이터 전송속도와 관련된 인터페이스 IP다. 특히 서데스 IP는 국내 처음으로 100G급 서데스를 개발해 7개사(퀄리타스반도체 포함)밖에 없는 과점 시장에 진입했고, PCIe PHY도 AI 반도체 수요 증가에 따라 차세대 인터페이스인 PCIe 6.0 PHY를 개발하고 있다.

퀄리타스반도체는 이같은 기술 경쟁력을 바탕으로 2019년 삼성전자 파운드리의 'SAFE' IP 핵심 파트너로 선정돼 IP 양산 이력을 확보했다.

김두호 대표는 "IP 사업은 수요 대비 공급자가 적은 과점 시장이고, 한 공정에 라이선싱한 이후부터는 특별한 교체·개발 없이 꾸준히 수익이 나오는 '롱테일(The Long tail)' 비즈니스"라며 "특히 PCIe, 서데스 등은 대용량 데이터 병렬 처리가 급증하는 AI 반도체·자율주행 차량 구현에 중요한 IP로 부각되고 있다"고 설명했다.

이어 "첨단 파운드리 공정이 개발될수록 IP개발 난이도도 높아지고, 그만큼 수요도 올라간다"며 "차세대 IP인 PCIe 6.0 PHY, 칩렛(Chiplet) 표준 중 하나인 UCIe 등을 개발해 현 양산 IP 9건에서 2025년까지 2배 이상인 20건으로 확대할 것"이라고 강조했다.

퀄리타스반도체의 공모 주식수는 총 180주로, 1주당 공모 희망가액은 1만3000원~1만5000원이다. 총 공모금액은 234억원~270억원이다. 10월6일부터 13일까지 기관 수요예측을 진행하여 공모가를 확정한 뒤, 18일과 19일 일반 투자자들을 대상으로 청약 진행 후 10월27일 코스닥 시장에 입성할 예정이다. 주관사는 한국투자증권이다.