[디지털투데이 양대규 기자] 삼성전자와 대만의 TSMC가 7nm(나노) 이하의 반도체 파운드리 미세공정 주도권을 잡기 위해 치열한 투자 경쟁을 펼치고 있다. 전 세계에서 7나노 이하의 파운드리 미세공정은 삼성전자, TSMC만 가능하다.

22일 반도체 업계에 따르면, 7나노 공정에서 각축을 펼치고 있는 두 업체는 5나노, 3나노로 이어지는 초미세공정에서 주도권을 잡기 위해 경쟁적으로 투자를 단행하고 있다. 4월 말 삼성전자가 ‘반도체 비전 2030’을 통해 비메모리 반도체 생산시설 확충에 투자를 확대할 것을 밝힌 데 이어, 최근 TSMC 이사회도 초미세공정과 관련된 자본지출을 승인했다.

5나노 이하의 반도체 미세공정 성공을 위해서는 ASML에서 제작한 EUV(extreme ultraviolet 극자외선) 노광장비가 거의 필수다. EUV 장비는 대당 1500억~2000억 원에 해당하는 고가의 장비다. 이에 업계는 초미세공정에서 주도권을 확보하기 위해서는 막대한 투자가 필요하다는 입장이다. 실제로 최근에야 10나노 공정을 성공한 것으로 알려진 인텔과 7나노 공정을 잠정적으로 중단한 글로벌 파운드리의 경우 EUV 장비의 가격에 부담을 느껴 투자를 포기한 것으로 알려졌다.

TSMC는 기존의 ArF(불화아르곤) 광원을 이용해 7나노 공정을 성공시켰지만, 5나노 이하의 초미세공정에서는 EUV를 쓸 수밖에 없어 시설 투자를 확대할 수밖에 없는 상황이다. 삼성전자는 EUV로 7나노 공정을 성공시킨 만큼, EUV 기술 경쟁력을 통한 주도권 확보를 위해 투자를 확대할 것으로 예상된다.

현재 반도체 업계는 TSMC가 압도적으로 1위를 차지하고 있으며, 2017년부터 7나노 미세공정 양산 시설을 확충하며 1위 자리를 유지하고 있다. 삼성전자는 2018년 상반기까지 4위를 유지하다가, 지난해 하반기부터 7나노 미세공정 양산을 성공하며 2위로 치고 올라왔다.

업계 전문가들은 2017년부터 7나노 수주 경쟁에서 성공한 TSMC가 한동안 1위를 차지할 것으로 전망하지만, EUV를 통한 7나노 생산을 먼저 시작한 삼성전자의 ‘기술적 우위’가 확인된다면 앞으로의 순위는 어떻게 될지 모른다는 입장이다.

21일 도현우 NH투자증권 연구원은 "삼성전자는 7나노 공정부터 EUV 양산에 도입해 TSMC보다 빠르다"며, "다양한 환경에서 빠르게 EUV 양산에 대한 경험을 쌓은 점이 5nm부터 효과를 발휘해 TSMC와 공정 경쟁력 차는 근접한 수준까지 좁혀질 것"이라고 말했다. 또한 도현우 연구원은 "기술적 자신감을 바탕으로 향후 삼성전자 파운드리 투자가 강화될 것"이라고 전망했다.

TSMC 이사회, 초미세공정 4.8조 원 투자 승인…2019년 14조원 투자

지난 14일 TSMC는 이사회 개최해 첨단 노드 제조를 위해 39억 7980만 달러(약 4조 7600억 원)의 자본을 지출하기로 승인했다. TSMC에 따르면, 지출의 목적은 ▲첨단 기술 캐파(capacity) 업그레이드와 확장 ▲전문 기술에 대한 로직 캐파 전환 ▲2019년 3분기 R&D 자본 투자와 자본지출 유지 등이다.

디지타임즈는 TSMC의 올해 매출의 25% 이상이 7나노 공정에서 나올 것이라고 보도했다. TSMC의 초미세공정 비중이 늘고 있다는 것이다. TSMC는 올해 110억 달러(약 14조 원)의 투자를 단행할 것이며, 이 중 80%를 7나노 이하의 초미세공정에 쏟을 계획이다.

앞서 EE타임즈는 TSMC가 3월 5나노 공정의 리스크(위험) 생산을 시작했으며, 현재 대량 생산 중인 7나노 공정 제품보다 밀도가 80% 더 높고, 속도 15%, 전력 효율 30% 증가한다고 보도했다. 새로운 eLVT 트랜지스터를 사용하면 속도 상승이 25%까지 가능하다. 또한, 내년 TSMC는 5나노+의 리스크 생산을 시작한다.

최근 TSMC는 5나노와 7나노의 과도기 공정인 6나노 공정에 대해서도 발표했다. 또한, TSMC는 2019년 3분기부터 첫 번째 EUV 공정인 7나노+의 대량 생산을 시작한다고 밝혔다. 이는 완전한 EUV보다, ‘몇 개의 중요한 레이어’에서 EUV 노광 방법을 사용할 것으로 전망된다. 6nm는 하나 추가한 EUV 레이어를 사용하며, 5nm는 더 많은 레이어를 추가한다.

삼성전자, 비메모리 생산시설 60조원 투자…3나노까지 ‘로드맵 구체화’ 확정

4월 말 삼성전자는 ‘반도체 비전 2030’을 발표하며, 시스템 반도체에 133조 원을 투자하겠다고 밝혔다. 이 중 파운드리와 직접적으로 관련된 생산시설 확충에는 60조 원이 투자될 전망이다. 삼성전자는 향후 화성캠퍼스 신규 EUV라인을 활용해 생산량을 증대하고, 국내 신규 라인 투자도 지속 추진할 계획을 밝혔다.

지난해 2월 삼성전자는 경기도 화성캠퍼스에서 '삼성전자 화성 EUV 라인 기공식'을 열고 본격적으로 라인 건설에 착수했다. 화성 EUV라인은 올 하반기에 완공, 시험생산을 거쳐 내년부터 본격 가동을 시작할 예정이다. 당시 화성 EUV라인의 초기 투자규모는 건설비용 포함 2020년까지 60억 달러(약 7조 원) 수준으로, 삼성전자는 라인 가동 이후 시황에 따라 추가 투자를 추진할 계획이다.

지난 4월 삼성전자는 5나노 공정을 개발했으며, 7나노 제품을 출하했다. 또한, 올해 내에 양산을 목표로 6나노 제품 설계를 완료하며, 초미세공정 기술을 집중적으로 개발하고 있다. 삼성전자의 파운드리 공정은 모두 EUV 기술을 기반으로 하고 있다.

삼성전자가 개발한 5나노 공정은 셀 설계 최적화를 통해, 기존 7나노 공정 대비 로직 면적을 25% 줄일 수 있으며, 20% 향상된 전력 효율 또는 10% 향상된 성능을 제공한다. 또한, 7나노 공정에 적용된 설계를 활용할 수 있다. 또한, 과도기 제품인 6나노 공정 기반 제품에 대해서는 대형 고객과 생산 협의를 진행하고 있으며, 제품 설계가 완료되어(Tape-Out) 올해 하반기 양산할 예정이다.

삼성전자는 2019년 하반기에 6나노 적용 제품 양산을 시작으로 5나노 기반 제품 회로 설계 완성 그리고 4나노 핀펫 공정을 개발 완료한다는 계획이다. 또한, 2020년 상반기에는 5나노 공정 기반 제품을 본격 양산하고, FD-SOI 공정과 eMRAM 그리고 최첨단 패키지 솔루션 확대 등도 계획하고 있다.

아울러, 삼성전자는 차세대 파운드리 기술인 초미세 3나노 GAA 공정을 구체화했다. 삼성전자에 따르면, 2019년 하반기 4나노 핀펫 공정 개발을 완료할 계획이다. 이후 3나노 공정부터는 GAA 공정을 통해 반도체 칩을 생산한다.

3나노 이하 초미세 회로에 도입될 GAA 구조는 전류가 흐르는 통로인 원통형 채널(Channel) 전체를 게이트(Gate)가 둘러싸고 있어 3면을 감싸는 지느러미 모양의 핀펫 구조에 비해 전류의 흐름을 더 세밀하게 제어할 수 있다.

삼성전자는 “EUV 노광 기술 기반으로 최근 7나노 제품 양산과 6, 5나노 공정 개발을 완료하며, 초미세 회로 기술을 빠르게 발전시키고 있다"며, “4나노 핀펫 공정과 3나노 MBCFETTM 공정 개발에도 박차를 가하고 있다”고 설명했다.