[디지털투데이 오은지 기자] 반도체 공정 중 하나인 화학적기계연마(CMP) 슬러리 시장에 중소·중견 기업이 입성에 성공하면서 국내 기업간 각축장이 되고 있다. 특히 국내 벤처기업이 공정 단계를 줄일 수 있는 소재를 개발, 시장 판도 변화도 예상된다.

15일 업계에 따르면 국내 벤처 기업인 유비머트리얼즈는 최근 텅스텐(W) CMP 슬러리 공정 수를 3단계에서 2단계로 줄일 수 있는 고기능성 슬러리를 개발, 국내 반도체 대기업과 공급을 논의하고 있다.

CMP 슬러리 이 시장은 미국 캐보트가 주로 공급해왔는데, 최근 동진쎄미켐이 캐보트와 특허 소송에서 승소하고 유비머트리얼즈가 신규 진입하면서 앞으로 국산 업체끼리 경쟁하는 구도가 될 전망이다. 그동안 CMP 3단계 공정 중 텅스텐을 연마하는 1·2 단계 슬러리는 동진쎄미켐과 캐보트가 나눠 공급하고, 디싱을 없애는 3차 옥사이드 공정은 솔브레인과 삼성SDI가 주로 납품해왔다.

텅스텐은 전극으로 쓰이는 주요 소재다. 작은 구멍(홀)을 뚫은 다음 화학기상증착(CVD), 원자층증착(ALD) 방식으로 텅스텐 층을 형성하는데, 전극 부분을 제외한 부분은 평탄화 공정으로 걷어내야 한다. 문제는 기존 텅스텐 CMP 공정을 거치더라도 디싱(dishing, 살짝 파인 부분)이 생겨 표면 단차가 생겨 후속 포토 공정에서 결함을 발생시킨다는 점이다. 이 때문에 디싱 결함(Dishing Defect)을 없애는 옥사이드(Oxide) CMP 공정이 추가된다.

CMP 공정을 거친 후 단면은 위 그림처럼 평탄해야 하지만 구멍 안쪽이 파이는 '디싱(Dishing)' 현상이 발생한다. (자료=VLSI Concetps)

유비머트리얼즈가 개발한 CMP슬러리는 텅스텐 층을 연마한 뒤 생기는 디싱(Dishing, 살짝 파이는 현상)을 0~10옴스트롱(Å) 단위까지 줄여 추가 옥사이드 공정이 필요 없다. 그동안 사용하던 텅스텐 CMP 슬러리 입자는 70nm~100nm 직경 크기의 콜로이달 실리카(Colloidal Silica)였는데, 이 회사는 25nm 직경의 결정질 입자를 구현, 연마율은 높으면서 결함률은 낮췄다. 

CMP 슬러리는 반도체 소자 업체에 따라 요구하는 특성이 각기 달라 맞춤형 제품 기술을 개발하는 게 중요하다. 국내 업체의 대응 능력이나 맞춤형 제품 개발 속도가 글로벌 기업에 비해 뒤쳐지지 않는다는 점에서, 향후 이 시장의 국산화율도 높아질 것으로 기대하고 있다. 이미 케이씨텍(드라이 세리아)이 진출했고, 유비머트리얼즈도 텅스텐에 이어 습식 세리아(웻 세리아) 슬러리를 개발하고 있다. 지난해 CMP 패드 투자를 시작한 SKC도 CMP 슬러리 시장 진출을 위해 관련 기술을 물색하는 것으로 알려졌다.  

CMP 공정 개요. (자료=SK하이닉스)

업계 관계자는 "최근 슬러리 공정과 종류를 줄일 수 있는 다기능·고기능성 슬러리를 요구하는 추세"라며 "국내 업계에서 아아직 진출하지 못한 웻 세리아용, 구리(Cu)용 슬러리 등을 많은 업체들이 개발하고 있는 것으로 안다"고 말했다.

 

저작권자 © 디지털투데이 (DigitalToday) 무단전재 및 재배포 금지